低功耗LNA設計

　　摘要：為了應對低功耗電路設計要求，提出了一個在低功耗要求下CMOS低噪聲放大器的設計方法。使用該方法在0.18μm CMOS集成工藝下，設計一款低噪聲放大器，并在ADS中進行前仿真。

　　引言

　　在進行信號接收時，噪聲成為制約接收機靈敏度的主要因素。接收機的低噪聲設計十分重要。作為第一級有源放大的低噪聲放大器，除了噪聲系數(shù)低以外，還需要有一定的增效以抑制后繼的噪聲。共源共柵結構(cascode)能很好地滿足上述的應用。目前在低功耗的約束下，傳統(tǒng)LNA設計方法遇到困難。本文在輸入阻抗匹配下，給出低功耗LNA的設計流程，并討論各種參數(shù)影響?！　?/p>

　　結構分析

　　如圖1所示的cascode結構中，L_d和L_s是片上電感，L^g是片外電感。M₁是放大管，共柵極放大器M₂作用是消除Miller效應的影響，增加反向隔離度。增加了M₂后，提高了放大器的穩(wěn)定性，但也引入了一定的非線性和噪聲。L_d和電容在所需要的頻率上諧振，獲得比較高的增益。該結構從信號源看到的輸入阻抗為：
        　　(1)

　　調(diào)整L_s可以獲得好的阻抗配置，調(diào)整L_g和C_gs可以使上式的虛部抵消。由于可以調(diào)節(jié)二個參數(shù)L和C，所以該結構的優(yōu)點是：在滿足輸入阻抗匹配的情況下還可以優(yōu)化噪聲系數(shù)。由二端口噪聲理論可知，二端口網(wǎng)絡在噪聲匹配時可以達到最小噪聲系數(shù)F_min。

        　　(2)

　　式(2)中γ、δ、c是和工藝相關的常數(shù)。

　　由于源阻抗固定為50Ω，所以可以改變網(wǎng)絡的Z_opt以適應Z_s，以此可以優(yōu)化噪聲?！　?/p>

         　　(3)

　　由式(3)得為了獲得最小的噪聲系數(shù)，需要非常大的器件尺寸和直流功耗，該方法在實際應用中不實用。為了避免過大的器件尺寸和過大的直流功耗，應該在給定的功耗條件下優(yōu)化噪聲系數(shù)?！　?/p>

        　　(4) 

        　　(5)

　　將式(4)代入式(5)，F(xiàn)就成了ρ和P_D的函數(shù)。對于給定的P_D可以找到使F最小的ρ值，進而得到相應的Q_L和C_gs。實際可以使用圖表法求解。