賽靈思公開(kāi)發(fā)布Vivado設(shè)計(jì)套件常見(jiàn)問(wèn)題解答

　　Vivado  設(shè)計(jì)套件是什么?

　　集成的設(shè)計(jì)環(huán)境——Vivado 設(shè)計(jì)套件包括高度集成的設(shè)計(jì)環(huán)境和新一代從系統(tǒng)到 IC 級(jí)的工具，這些均建立在共享的可擴(kuò)展數(shù)據(jù)模型和通用調(diào)試環(huán)境基礎(chǔ)上。這也是一個(gè)基于 AMBA AXI4 互聯(lián)規(guī)范、IP-XACT IP 封裝元數(shù)據(jù)、工具命令語(yǔ)言 (TCL)、Synopsys 系統(tǒng)約束 (SDC) 以及其它有助于根據(jù)客戶需求量身定制設(shè)計(jì)流程并符合業(yè)界標(biāo)準(zhǔn)的開(kāi)放式環(huán)境。賽靈思構(gòu)建的的 Vivado 工具將各類可編程技術(shù)結(jié)合在一起，能夠可擴(kuò)展實(shí)現(xiàn)多達(dá) 1 億個(gè)等效 ASIC 門(mén)的設(shè)計(jì)。

　　專注于集成的組件——為了解決集成的瓶頸問(wèn)題，Vivado 設(shè)計(jì)套件采用了用于快速綜合和驗(yàn)證 C 語(yǔ)言算法 IP 的 ESL 設(shè)計(jì)，實(shí)現(xiàn)重用的標(biāo)準(zhǔn)算法和 RTL IP 封裝技術(shù)，標(biāo)準(zhǔn) IP 封裝和各類系統(tǒng)構(gòu)建模塊的系統(tǒng)集成，模塊和系統(tǒng)驗(yàn)證的仿真速度提高 了3 倍，與此同時(shí)，硬件協(xié)仿真將性能提升了100倍。

　　專注于實(shí)現(xiàn)的組件——為了解決實(shí)現(xiàn)的瓶頸，Vivado工具采用層次化器件編輯器和布局規(guī)劃器、速度提升 了3 至 15 倍，且為 SystemVerilog 提供了業(yè)界最好支持的邏輯綜合工具、速度提升 4 倍且確定性更高的布局布線引擎，以及通過(guò)分析技術(shù)可最小化時(shí)序、線長(zhǎng)、路由擁堵等多個(gè)變量的“成本”函數(shù)。此外，增量式流程能讓工程變更通知單 (ECO) 的任何修改只需對(duì)設(shè)計(jì)的一小部分進(jìn)行重新實(shí)現(xiàn)就能快速處理，同時(shí)確保性能不受影響。最后，Vivado 工具通過(guò)利用最新共享的可擴(kuò)展數(shù)據(jù)模型，能夠估算設(shè)計(jì)流程各個(gè)階段的功耗、時(shí)序和占用面積，從而達(dá)到預(yù)先分析，進(jìn)而優(yōu)化自動(dòng)化時(shí)鐘門(mén)等集成功能。

　　為何要打造全新的工具套件而不是對(duì) ISE 設(shè)計(jì)套件進(jìn)行升級(jí)?

　　客戶需要一個(gè)全新的設(shè)計(jì)環(huán)境以提升生產(chǎn)力、縮短產(chǎn)品上市時(shí)間、超越可編程邏輯、實(shí)現(xiàn)可編程系統(tǒng)集成等。為了響應(yīng)客戶的需求，賽靈思工程師從 2008 年開(kāi)始付諸行動(dòng)，打造出了 Vivado 工具這一巔峰之作。

　　Vivado 工具能解決當(dāng)前設(shè)計(jì)人員面臨的哪些主要挑戰(zhàn)?

　　“All Programmable”器件不只是涵蓋可編程邏輯設(shè)計(jì)，還涉及到可編程系統(tǒng)集成，要在更少的芯片上集成越來(lái)越多的系統(tǒng)功能。為了構(gòu)建上述系統(tǒng)，我們會(huì)面臨一系列全新的集成和實(shí)現(xiàn)設(shè)計(jì)生產(chǎn)力瓶頸，這是我們必須要解決的問(wèn)題：

　　集成瓶頸
　　· 集成 C 語(yǔ)言算法和 RTL 級(jí) IP
　　· 混合 DSP、嵌入式、連接功能、邏輯領(lǐng)域
　　· 模塊和“系統(tǒng)”驗(yàn)證
　　· 設(shè)計(jì)和 IP 重用

　　實(shí)現(xiàn)瓶頸
　　· 層次化芯片布局規(guī)劃與分區(qū)
　　· 多領(lǐng)域和多晶片物理優(yōu)化
　　· 多變量“設(shè)計(jì)”和“時(shí)序”收斂的沖突
　　· 設(shè)計(jì)后期發(fā)生的ECO及變更引起的連鎖反應(yīng)

　　最新環(huán)境相對(duì)于 ISE 設(shè)計(jì)套件14 生產(chǎn)力方面有何優(yōu)勢(shì)?

　　聯(lián)盟計(jì)劃成員、客戶以及賽靈思團(tuán)隊(duì)通過(guò)運(yùn)行各種經(jīng)現(xiàn)場(chǎng)測(cè)試的設(shè)計(jì)，結(jié)果表明，相對(duì)于同類競(jìng)爭(zhēng)工具，Vivado 設(shè)計(jì)套件從總體上把集成度和實(shí)現(xiàn)速度提高至原來(lái)的4 倍。

　　賽靈思是不是不再需要 ISE 設(shè)計(jì)套件了?

　　不是。ISE 設(shè)計(jì)套件 14 版本支持目前的 28nm 產(chǎn)品，賽靈思會(huì)繼續(xù)為面向前代產(chǎn)品設(shè)計(jì)的工具提供支持。

　　現(xiàn)在客戶能做些什么?

　　客戶可報(bào)名參加早期試用計(jì)劃，下載相關(guān)技術(shù)文檔，搶先了解 Vivado 設(shè)計(jì)套件，為自己首款或下一款 7 系列 FPGA 和 Zynq-7000 EPP 設(shè)計(jì)做好準(zhǔn)備。今夏早些時(shí)候7 系列將面向公眾全面推出，今年晚些時(shí)候 Zynq-7000 EPP也將面向公眾發(fā)貨。早期試用計(jì)劃參與者可在 5 月 8 日下載相關(guān)工具。