新聞中心

EEPW首頁(yè) > 網(wǎng)絡(luò)與存儲(chǔ) > 業(yè)界動(dòng)態(tài) > 爾必達(dá)瑞晶垂直晶體管結(jié)構(gòu)DDR3芯片試產(chǎn)成功

爾必達(dá)瑞晶垂直晶體管結(jié)構(gòu)DDR3芯片試產(chǎn)成功

—— 爾必達(dá)瑞晶試產(chǎn)出垂直晶體管結(jié)構(gòu)DDR3芯片
作者: 時(shí)間:2011-02-14 來(lái)源:cnBeta 收藏

  日本與臺(tái)灣瑞晶公司近日發(fā)表聯(lián)合聲明稱兩家公司已經(jīng)成功完成了4F2架構(gòu)設(shè)計(jì)1Gbit密度 DRAM芯片的試產(chǎn),這次試產(chǎn)是由瑞晶的研發(fā)中心主導(dǎo)的。瑞晶的研發(fā)中心自去年開(kāi)始正式運(yùn)作,他們一直在和公司一起研發(fā)4F2 DRAM芯片產(chǎn)品。兩家公司目前已經(jīng)合力成功制造出了基于65nm設(shè)計(jì)準(zhǔn)則的4F2 1Gbit密度 DRAM芯片產(chǎn)品。

本文引用地址:http://2s4d.com/article/116724.htm

  這種由和瑞晶共同開(kāi)發(fā)的4F2內(nèi)存芯片采用垂直型晶體管架構(gòu)構(gòu)建,內(nèi)存芯片的bitlline和wordline則在硅片中成型。晶體管單元的面積可控制在2FX2F(F為晶體管中最小的圖形尺寸)。比較6F2架構(gòu)設(shè)計(jì)的內(nèi)存晶體管,4F2架構(gòu)晶體管單元的面積可降低30%,而芯片的產(chǎn)出量則可達(dá)到爾必達(dá)50nm制程產(chǎn)品的水平。另外,芯片具備優(yōu)秀的數(shù)據(jù)保持特性以及所采用的垂直型晶體管結(jié)構(gòu)也將成為制造下一代DRAM芯片的必要技術(shù)。同時(shí),4F2架構(gòu)還可以滿足低功耗移動(dòng)設(shè)備用DRAM的需求。(關(guān)于4F2/6F2架構(gòu)的更多解釋,讀者可參閱我們之前的這篇文章)

  爾必達(dá)CEO Yukio Sakamoto表示:“本次成功試產(chǎn)4F2內(nèi)存芯片時(shí),我們所采用的基礎(chǔ)性技術(shù)將成為開(kāi)發(fā)下一代20nm及更高規(guī)格內(nèi)存芯片必備的關(guān)鍵技術(shù)。而爾必達(dá)和瑞晶的共同合作則是我們成功的首要因素,現(xiàn)在我們已經(jīng)站在了內(nèi)存芯片工業(yè)的前列。”

  這次4F2架構(gòu)內(nèi)存芯片的開(kāi)發(fā)是在分別來(lái)自爾必達(dá)和瑞晶兩家公司的日臺(tái)工程師緊密合作下開(kāi)發(fā)出來(lái)的。



關(guān)鍵詞: 爾必達(dá) DDR3

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉