瑞薩開發(fā)出40nm高密度新型SRAM電路技術(shù)

　　瑞薩電子開發(fā)出了一種新型SRAM電路技術(shù)，可克服因微細化而增加的CMOS元件特性不均現(xiàn)象，還能在維持速度的同時，以更小的面積實現(xiàn)合適的工作裕度。以上內(nèi)容是在半導體電路技術(shù)相關(guān)國際會議“2010 Symposium on VLSI Circuits”上發(fā)布的(論文序號：10.2)。作為40nm工藝的產(chǎn)品，該公司試制出了bit密度達到業(yè)界最高水平的SRAM，并確認了其工作性能。主要用于實現(xiàn)40nm工藝以后SoC(system on a chip)的低成本化及低功耗化。

　　在SoC的構(gòu)成要素中，SRAM最易受到工藝微細化導致的特性不均的影響。因為隨著產(chǎn)品實現(xiàn)微細化，可使SRAM穩(wěn)定工作的裕度會不斷減小。因此，原來為了維持工作裕度，該公司提出了通過附加多個電源控制電路，分別控制SRAM的電源線、字線或者數(shù)據(jù)線的方式等。不過，采用這種方式，即使SRAM的單元面積可以縮小，但包括電源控制電路在內(nèi)的SRAM整體面積很難削減。

　　為了解決這一課題，該公司此次開發(fā)出了兩種技術(shù)。一種是降低工作裕度減小影響的多級字線控制技術(shù)。分多個時間段對字線進行電壓控制，僅在字線的控制電路上集成原方式所需的多個電源控制電路。此時，通過穩(wěn)步對字線進行電壓控制，即使CMOS元件存在特性不均，也可向SRAM穩(wěn)定寫入或讀取數(shù)據(jù)。另外，通過僅在字線上進行電源控制，還提高了bit密度。

　　第二種是同時兼顧高速化及小面積化的分層SRAM技術(shù)。該公司開發(fā)出了將位線多次分割、削減連接位線的微小SRAM單元數(shù)量的分層SRAM技術(shù)。在被分割的位線上附加本機靈敏放大器(信號振幅放大電路)，支援原來存在的靈敏放大器工作。這樣，可防止通過穩(wěn)步控制多級字線控制所需的字線而導致的SRAM 工作速度減慢。另外，該公司通過使用與SRAM單元相同的微細化工藝制造本機靈敏放大器，將面積增加控制在了最小限度，并實現(xiàn)了高bit密度。

　　此次，該公司利用這些技術(shù)，試制出了采用40nm工藝CMOS技術(shù)中單元面積業(yè)界最小的0.248μm2單元、bit密度高達2.98Mbit/mm2的2Mbit SRAM，并已確認其可穩(wěn)定動作。