新聞中心

EEPW首頁(yè) > EDA/PCB > 業(yè)界動(dòng)態(tài) > 臺(tái)積電:14nm制程節(jié)點(diǎn)將用垂直型晶體管結(jié)構(gòu)

臺(tái)積電:14nm制程節(jié)點(diǎn)將用垂直型晶體管結(jié)構(gòu)

作者: 時(shí)間:2010-06-21 來源:cnBeta 收藏

  據(jù)參加了比利時(shí)微納米電子技術(shù)研究機(jī)構(gòu)IMEC召開的技術(shù)論壇的消息來源透露,與會(huì)的各家半導(dǎo)體廠商目前已經(jīng)列出了從平面型轉(zhuǎn)型為垂直型(以Intel的三柵和IBM的FinFET為代表)的計(jì)劃。

本文引用地址:http://2s4d.com/article/110130.htm

  其中來自半導(dǎo)體代工巨頭公司負(fù)責(zé)研發(fā)的高級(jí)副總裁蔣尚義在會(huì)上發(fā)言稱,公司已經(jīng)決定在制程節(jié)點(diǎn)轉(zhuǎn)向使用垂直型晶體管結(jié)構(gòu)。

  蔣尚義表示:“經(jīng)過研究,我們決定在制程節(jié)點(diǎn)放棄使用傳統(tǒng)的平面型晶體管結(jié)構(gòu),轉(zhuǎn)而采用能更好控制溝道性能的垂直型晶體管結(jié)構(gòu)。”據(jù)他表示,會(huì)先從28nm制程進(jìn)化到20nm制程,然后將于2015年左右的時(shí)間點(diǎn)直接進(jìn)化到制程。

  與此同時(shí),IMEC新建的1200平方米凈室車間也已經(jīng)開始投入使用,這間凈室車間要比5年前初建時(shí)的面積增加了50%。這次新增的空間據(jù)稱將被用于在年底前安放由ASML公司生產(chǎn)的 NXT:3100 EUV極紫外光刻設(shè)備。

  IMEC公司高管Thomas Hoffmann表示:“眼下向我們過問FinFET制造問題的芯片設(shè)計(jì)公司已經(jīng)越來越多。”他認(rèn)為由于Intel據(jù)稱會(huì)在22nm制程節(jié)點(diǎn)開始采用垂直型晶體管技術(shù),加上臺(tái)積電也已經(jīng)表態(tài)支持這種晶體管結(jié)構(gòu),因此引起了這些設(shè)計(jì)公司的注意,大家都想提前為這種技術(shù)做好足夠的技術(shù)準(zhǔn)備。

  “我們和我們的客戶都很想搞清楚Gate-last工藝能在FinFET晶體管中發(fā)揮出怎樣的實(shí)際性能,對(duì)那些有意在22/16nm制程轉(zhuǎn)向FinFET晶體管結(jié)構(gòu)的公司來說,他們很想知道如果放棄傳統(tǒng)的平面型晶體管結(jié)構(gòu),那么會(huì)對(duì)現(xiàn)有的high-k/金屬柵極技術(shù)產(chǎn)生什么樣的影響。”

  Intel公司率先在45nm制程節(jié)點(diǎn)開始啟用Gate-last工藝來制作HKMG晶體管,而臺(tái)積電也將在28nm制程節(jié)點(diǎn)開始啟用這種工藝。Hoffmann認(rèn)為Gate-last工藝具有許多優(yōu)勢(shì),比如PMOS管的門限電壓更為穩(wěn)定,而且這種工藝將原來填充在柵極區(qū)的多晶硅替換為金屬材料時(shí),還可以為PMOS管的溝道施加一定的應(yīng)變力。

  不過以IBM/ GlobalFoundries/三星等Fishkill技術(shù)聯(lián)盟為代表的陣營(yíng)這堅(jiān)守Gate-first工藝,他們宣稱Gate-first工藝制造的晶體管密度更大,更有利于芯片核心的小型化。

  在這種情況下,不少需要依賴代工廠的芯片設(shè)計(jì)公司也是舉棋不定,他們頻繁與兩方陣營(yíng)往來接觸,比對(duì)雙方兩種不同HKMG制作工藝的優(yōu)缺點(diǎn)。

  Hoffmann表示:“對(duì)28nm制程低功耗芯片而言,采用gate-frist工藝已經(jīng)完全可以滿足技術(shù)要求。”



關(guān)鍵詞: 臺(tái)積電 14nm 晶體管

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉