新聞中心

EEPW首頁 > EDA/PCB > 市場分析 > 半導體制造:又逢更新?lián)Q代時

半導體制造:又逢更新?lián)Q代時

作者:李健 《電子產品世界》編輯 時間:2010-06-18 來源:電子產品世界 收藏

  Fabless擇機而動

本文引用地址:http://2s4d.com/article/110118.htm

  處理器、FPGA與基帶處理,這三個能夠完成獨立處理功能的半導體產品還有什么共同點?那就是必須一直堅持緊跟工藝革新的步伐,否則就將面對可能掉隊的危險。這三種產品其實并不一定是采用最領先的制程就能制造出最符合市場需求的產品,但面對著越來越激烈的半導體產品競爭,三大產品線已經不得不咬緊牙關,把工藝緊跟到底。在眾多已經公布路線圖的基礎上,目前只有這三大應用的Fabless公司高調公布了自己的產品戰(zhàn)略。

  處理器

  Intel早已在2009年就開始32nm生產,作為目前唯一一個宣稱要堅持到底的IDM廠商,Intel一直將工藝作為其產品的核心競爭力之一。而另一家處理器廠商AMD則還在與自己的代工廠GLOBALFOUNDRIES(GF)進行相關工藝開發(fā),預計今年下半年可以推出32(28)nm的工藝。通用處理器IP廠商MIPS同樣已經開始推出基于全新制程節(jié)點的參考設計提供給客戶。

  便攜處理器方面,GF和ARM共同發(fā)布了其尖端片上系統(tǒng)平臺技術的新的細節(jié),該平臺技術專門針對下一代無線產品和應用。這一新的平臺包括兩種GF的工藝:針對移動和消費應用的超低功耗(SLP)工藝和針對要求最高性能應用的28nm高性能(HP)工藝,預計GF將在2010年下半年啟動制造生產。相較于以往的40/45nm技術, 28nm工藝及其Gate-First 技術能夠提供卓越的性能收益。根據(jù)目前的預計,28nm 在相同的溫度范圍(thermal envelope)內提高約40%的計算性能,改善移動設備的應用性能,強化多任務處理能力??蛻粼趶V泛采用的Gate-First方法中的獲益,現(xiàn)在也能在 工藝中取得。與40/45nm工藝相比,28nm HKMG工藝的結合能夠提升30%的功耗效率,并將待機電池壽命延長了100%。

  FPGA

  Altera公司在今年2月初舊已經確定2010年將攜手TSMC推出自己的28nmFPGA產品,同時在即將推出的28nm中采用的創(chuàng)新技術:嵌入式HardCopy模塊、部分重新配置新方法以及嵌入式28/Gbs收發(fā)器,這些技術將極大的提高下一代Altera FPGA的密度和I/O性能,并進一步鞏固相對于ASIC和ASSP的競爭優(yōu)勢。Altera總裁、主席兼CEO John Daane評論說:“隨著向下一工藝節(jié)點的邁進,Altera的這些創(chuàng)新技術將引領業(yè)界超越摩爾定律,解決帶寬挑戰(zhàn),同時滿足成本和功耗要求。”

  賽靈思可編程平臺開發(fā)全球高級副總裁 Victor Peng 指出:“在 28 nm這個節(jié)點上,靜態(tài)功耗是器件總功耗的重要組成部分,有時甚至是決定性的因素。由我們選擇了TSMC和三星的高介電層/金屬柵 (HKMG)高性能低功耗工藝技術,以使新一代 FPGA 能最大限度地降低靜態(tài)功耗,確保發(fā)揮28 nm技術所帶來的最佳性能和功能優(yōu)勢。”賽靈思28nm工藝技術的相關產品將于 2010 年第四季度上市。



評論


相關推薦

技術專區(qū)

關閉