AMD透露Llano集顯處理器部分設計細節(jié)

　　在本周召開的國際固態(tài)電路研討會(ISSCC)上，AMD透露了其集顯CPU產(chǎn)品Fusion的一些設計細節(jié)。這款代號為”Llano“的集顯處理器產(chǎn)品 將采用32nm SOI制程制作，內(nèi)核將集成Phenom II 四核處理器核心，并將集成支持DX11的GPU核心，這款產(chǎn)品的設計將比Intel目前推出的CPU+GPU雙芯片集顯CPU設計的集成度和復雜程度均更 勝一籌。

　　據(jù)AMD高管Samuel Naffziger透露，目前AMD公司正積極努力試圖減小Llano中x86處理器核心部分的功耗水平，這樣便可提升集顯部分的性能，并將CPU總體發(fā)熱量和功耗控制在較為理想的水平。

　　由于使用基于SOI的制造工藝，因此可以在功耗控制電路中使用NFET管，不必像體硅制程那樣使用大量PFET管來控制，而PFET管在開關速度以及體積方面則不及NFET管，同時也不需要在芯片中使用較厚的金屬層來傳輸電流。另外AMD在LIano集顯處理器中還采用了新的時鐘電路設計，新設計中大幅減小了時鐘緩沖器的數(shù)量，這樣便減少了用于傳輸時鐘信號的金屬線所產(chǎn)生的電容，這樣時鐘頻率的控制便可更為精細，閑置狀態(tài)下時鐘電路的耗電便可減少。

　　他承認采用這些新設計必須對芯片內(nèi)部電路進行重新的設計，不過他同時也強調如果繼續(xù)按照舊思路設計芯片，那么由此造成的漏電和低功效則無法滿足Fusion產(chǎn)品的功耗需求。

　　最后，AMD還透露他們將為這款產(chǎn)品加入數(shù)字功耗控制模塊(digital power management module)，這些控制模塊可以監(jiān)視處理器的功耗狀況，該模塊使用的并不是根據(jù)處理器溫度等傳統(tǒng)計量方法來控制處理器頻率的設計，AMD認為這些傳統(tǒng)的頻率自動控制技術無法滿足各個核心獨立控制的要求，而且也很容易產(chǎn)生控制誤差。

　　據(jù)悉Llano將于今年下半年開始進入試樣生產(chǎn)階段，并將于明年初交付給部分OEM廠商試用，預計這款產(chǎn)品初期將隨筆記本Sabine平臺以及Lynx桌面平臺登場。