首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
EEPW首頁 >> 主題列表 >> xilinx fpga

萊迪思:為“永遠在線”的移動設(shè)備推出超低功耗FPGA

  • Ice(冰),意味著寒冷,把芯片命名為iCE,可見其能耗之低。近日,萊迪思半導(dǎo)體公司(Lattice)宣布其iCE40家族增加新成員——iCE40LM FPGA,提供靈活的單芯片傳感器解決方案,使得新一代環(huán)境感知、超低功耗的移動設(shè)備成為現(xiàn)實。
  • 關(guān)鍵字: 萊迪思  FPGA  處理器  201311  

萊迪思發(fā)布一系列異構(gòu)網(wǎng)絡(luò)解決方案

  • 2013年11月6日,萊迪思半導(dǎo)體公司(NASDAQ: LSCC)發(fā)布了一系列可編程解決方案用以構(gòu)建智能、低功耗的移動設(shè)備,支持異構(gòu)網(wǎng)絡(luò)(HetNet)的全球性推廣。與Azcom Technology合作,萊迪思的HetNet解決方案系列使系統(tǒng)設(shè)計人員能夠?qū)崿F(xiàn)一流的互連、控制路徑和電源管理解決方案,同時使用多模式LTE小型蜂窩的系統(tǒng)級參考設(shè)計加快設(shè)計開發(fā)。
  • 關(guān)鍵字: 萊迪思  HetNet  FPGA  

Altera Quartus II軟件v13.1編譯時間縮短70%

  • Altera公司 (NASDAQ: ALTR)日前宣布發(fā)布Quartus? II軟件13.1版,通過大幅度優(yōu)化算法以及增強并行處理,與前一版本相比,編譯時間平均縮短了30%,最大達到70%,進一步擴展了在軟件效能方面的業(yè)界領(lǐng)先優(yōu)勢。軟件還包括最新的快速重新編譯特性,適用于客戶對Altera Stratix? V FPGA設(shè)計進行少量源代碼改動的情形。
  • 關(guān)鍵字: Altera  Quartus  FPGA  Qsys  

基于FPGA和DSP的機載高清視頻圖像系統(tǒng)

  • 引言無人機廣泛應(yīng)用于軍事偵察以及民用測繪等領(lǐng)域,其中的機載視頻圖像系統(tǒng)是機載電子系統(tǒng)中的重要環(huán)節(jié)之一。...
  • 關(guān)鍵字: FPGA  DSP  

Altera的Stratix 10 SoC會和誰競爭?

  • 2013年10月30日,Altera公司在其SoC上進行了重大發(fā)布,宣布將推出第三代處理器系統(tǒng)(下圖),采用Intel 14nm三柵極工藝制造的Stratix 10 SoC器件將具有高性能四核64位ARM Cortex-A53處理器系統(tǒng),并宣稱這與該器件中的浮點數(shù)字信號處理(DSP)模塊和高性能FPGA架構(gòu)相得益彰[1]。 ? 據(jù)悉,Altera高端的FPGA針對的是數(shù)據(jù)中心的計算加速、雷達系統(tǒng)和通信基礎(chǔ)設(shè)施等客戶,他們更關(guān)心的是運行速度。 ? 這里有個問題,Intel的通信和
  • 關(guān)鍵字: Altera  Stratix SoC  Xilinx  

Altera Quartus II軟件v13.1編譯時間縮短70%

  •   Altera公司 (NASDAQ: ALTR)今天宣布發(fā)布Quartus? II軟件13.1版,通過大幅度優(yōu)化算法以及增強并行處理,與前一版本相比,編譯時間平均縮短了30%,最大達到70%,進一步擴展了在軟件效能方面的業(yè)界領(lǐng)先優(yōu)勢。軟件還包括最新的快速重新編譯特性,適用于客戶對Altera Stratix? V FPGA設(shè)計進行少量源代碼改動的情形。采用快速重新編譯特性,客戶可以重新使用以前的編譯結(jié)果,從而保持性能,不需要前端設(shè)計劃分,進一步將編譯時間縮短了50%。
  • 關(guān)鍵字: Altera  Quartus  FPGA  DSP  

強化協(xié)作生態(tài) SoC FPGA成攻城利器

  • Altera公司意欲通過更先進的制程工藝和更緊密的產(chǎn)業(yè)合作,正逐步強化FPGA協(xié)同處理器,大幅提升SoC FPGA的整體性 ...
  • 關(guān)鍵字: SoC  FPGA  

基于FPGA的通用位同步器設(shè)計方案(二)

  • 2.2.2 定時誤差檢測設(shè)計  定時誤差檢測程序采用獨立于載波相位偏差的GA-TED算法。該算法每個符號周期只 ...
  • 關(guān)鍵字: FPGA  通用位  同步器  

基于FPGA的通用位同步器設(shè)計方案(一)

  • 本文主要是先闡述傳統(tǒng)Gardner算法的原理,然后給出改進后的設(shè)計和FPGA實現(xiàn)方法,最后對結(jié)果進行仿真和分析,證明 ...
  • 關(guān)鍵字: FPGA  位同步器  

基于FPGA的基帶64×64數(shù)據(jù)分配矩陣設(shè)計方案

  • 本文采用FPGA作為實現(xiàn)控制邏輯的核心部件,提出了基于FPGA的基帶64×64 數(shù)據(jù)分配矩陣設(shè)計方案,并介紹了上位機 ...
  • 關(guān)鍵字: FPGA  數(shù)據(jù)分配  矩陣設(shè)計  

基于FPGA的多普勒測振計信號采集與處理系統(tǒng)設(shè)計方案

  • 0 引言  傳統(tǒng)的淺海地形測量以船只為平臺,采用聲納技術(shù)進行,這種測量方法對于一些船只難以駛?cè)氲膮^(qū)域便形 ...
  • 關(guān)鍵字: FPGA  多普勒測振計  信號采集  

高效能64位SoC FPGA問世 大舉進攻通信等市場

  • 業(yè)界首顆64位系統(tǒng)單芯片(SoC)現(xiàn)場可編程門陣列(FPGA)搶先亮相。Altera宣布將以英特爾(Intel)14納米(nm)三門極 (Tri-g ...
  • 關(guān)鍵字: 高效能  SoC  FPGA  

基于FPGA的TDICCD8091 驅(qū)動時序電路設(shè)計

  • 0引言時間延時積分電荷耦合器件(TimeDelayandIntegra-tionChargeCoupledDevices,TDICCD)易于實現(xiàn)實...
  • 關(guān)鍵字: FPGA  TDICCD8091  驅(qū)動時序  

自動化升級戰(zhàn) FPGA/MCU你選誰

  • 隨著科學(xué)技術(shù)的不斷發(fā)展,工業(yè)生產(chǎn)線逐步走向自動化和智能化。自動化作為工廠生產(chǎn)的利器,未來有三大發(fā)展方向:性 ...
  • 關(guān)鍵字: FPGA  MCU  

Xilinx Spartan-3系列FPGA的配置電路

  • 這里要談的是Xilinx的spartan-3系列FPGA的配置電路。當(dāng)然了,其它系列的FPGA配置電路都是大同小異的,讀者可以 ...
  • 關(guān)鍵字: FPGA  配置電路  
共6793條 188/453 |‹ « 186 187 188 189 190 191 192 193 194 195 » ›|

xilinx fpga介紹

  Xilinx FPGA   Xilinx FPGA主要分為兩大類,一種側(cè)重低成本應(yīng)用,容量中等,性能可以滿足一般的邏輯設(shè)計要求,如Spartan系列;還有一種側(cè)重于高性能應(yīng)用,容量大,性能能滿足各類高端應(yīng)用,如Virtex系列,用戶可以根據(jù)自己實際應(yīng)用要求進行選擇。 在性能可以滿足的情況下,優(yōu)先選擇低成本器件。   Xilinx FPGA可編程邏輯解決方案縮短了電子設(shè)備制造商開發(fā)產(chǎn)品的時間 [ 查看詳細 ]

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473