vhdl-cpld 文章進(jìn)入vhdl-cpld技術(shù)社區(qū)

基于CPLD的水下沖擊波記錄儀的設(shè)計(jì)

基于CPLD的水下沖擊波記錄儀的設(shè)計(jì),1.引言
　　
隨著大規(guī)模集成電路和單片機(jī)的迅速發(fā)展，復(fù)雜可編程邏輯器件（CPLD）具有使用靈活、可靠性高、功能強(qiáng)大的優(yōu)點(diǎn)，在電子產(chǎn)品設(shè)計(jì)中得到了廣泛的應(yīng)用。CPLD可實(shí)現(xiàn)在系統(tǒng)編程，重復(fù)多次，而且還兼容IEEE1
關(guān)鍵字：記錄儀設(shè)計(jì) 沖擊波水下 CPLD 基于

節(jié)省電池能量的系統(tǒng)斷電電路CPLD,今天，大多數(shù)的CPLD（復(fù)雜可編程邏輯器件）都采用可減少功耗的工作模式，但當(dāng)系統(tǒng)未使用時(shí)，應(yīng)完全切斷電源以保存電池能量，從而實(shí)現(xiàn)很多設(shè)計(jì)者的終極節(jié)能目標(biāo)。圖1描述了如何在一片CPLD 上增加幾只分立元件，實(shí)現(xiàn)一
關(guān)鍵字：電路 CPLD 斷電系統(tǒng) 電池能量節(jié)省

基于CPLD的專用鍵盤接口芯片的方案設(shè)計(jì),在單片機(jī)應(yīng)用系統(tǒng)中，存在多種形式的外部數(shù)據(jù)輸入接口界面，例如RS-232C串行通信、鍵盤輸入等[1,4] 。其中利用鍵盤接口輸入數(shù)據(jù)，是實(shí)現(xiàn)現(xiàn)場實(shí)時(shí)調(diào)試、數(shù)據(jù)調(diào)整和控制最常用的方法。單片機(jī)的外圍鍵盤擴(kuò)展電路有多種實(shí)
關(guān)鍵字：芯片方案設(shè)計(jì) 接口鍵盤 CPLD 專用基于

雙積分型ADC具有轉(zhuǎn)換精度高，速度慢的特點(diǎn)，因而被廣泛應(yīng)用于高精度數(shù)字儀器儀表中。該設(shè)計(jì)的主要?jiǎng)?chuàng)新點(diǎn)是以可編程器件(CPL-D)為核心，采用積分電路、檢零比較器等組成16位ADC，控制部分采用51單片機(jī)，能實(shí)現(xiàn)自動(dòng)量程轉(zhuǎn)換。由于采用了CPLD技術(shù)，減少了外界干擾和所占空間，而且大大提高了系統(tǒng)的響應(yīng)時(shí)間，提高了數(shù)字電壓表的性能。
關(guān)鍵字： CPLD 數(shù)字電壓表設(shè)計(jì)

圖像傳感器是現(xiàn)代視覺信息獲取的一種基礎(chǔ)器件,它將入射到光敏面上按空間分布的光強(qiáng)信息轉(zhuǎn)換為按時(shí)序輸...
關(guān)鍵字： CPLD 圖像傳感器非均勻性校正

根據(jù)CMI碼的特性，介紹了一種新的編程思路實(shí)現(xiàn)CMI編碼，在Max+PlusⅡ開發(fā)平臺上使用VHDL編程實(shí)現(xiàn)CMI編碼，并得到仿真波形。實(shí)驗(yàn)結(jié)果表明，這種編程思路簡單、清晰。在產(chǎn)生7位偽隨機(jī)序列的前提下，分別對“O”，“1”進(jìn)行編碼。這種思路為其他碼型設(shè)計(jì)提供了參考。
關(guān)鍵字： CPLD FPGA CMI 編碼

本文介紹了一種基于復(fù)雜可編程邏輯器件(CPLD)的壓電生物傳感器檢測電路.該檢測電路以高性能CPLD(MAX7128)為核心,實(shí)現(xiàn)了對壓電生物傳感器10MHz高頻信號的測量與采集,以及所采集的頻率數(shù)據(jù)動(dòng)態(tài)、實(shí)時(shí)顯示以及頻率數(shù)據(jù)串行通信等功能.該電路體積小、集成度高,具有可靠性高、實(shí)時(shí)性高的特點(diǎn).此外該系統(tǒng)還可以通過RS-232串行接口與計(jì)算機(jī)連接進(jìn)行數(shù)據(jù)傳輸和數(shù)據(jù)存儲(chǔ)及分析.詳細(xì)闡明了系統(tǒng)整體結(jié)構(gòu)設(shè)計(jì)以及系統(tǒng)硬件部分的實(shí)現(xiàn),并給出了CPLD內(nèi)核仿真結(jié)果和數(shù)據(jù)采集軟件實(shí)測頻率曲線.
關(guān)鍵字：檢測電路設(shè)計(jì) 傳感器生物 CPLD 壓電基于功率模塊

電子設(shè)計(jì)自動(dòng)化EDA(ElectronicDesignAutomation)是指以計(jì)算機(jī)為工作平臺，以EDA軟件為開發(fā)環(huán)境，以硬件描...
關(guān)鍵字： CPLD FPGA Flash RAM EDA VHDL

數(shù)字通信網(wǎng)中，幀同步是同步復(fù)接設(shè)備中最重要的部分，他包括幀同步碼的產(chǎn)生和幀同步碼的識別，其中接收端的幀同步識別電路的結(jié)構(gòu)對同步性能的影響是主要的。

1 工作原理

實(shí)現(xiàn)幀同步的基本方法是在發(fā)送端預(yù)先規(guī)
關(guān)鍵字：算法同步實(shí)現(xiàn) 語言 VHDL

0引言傳統(tǒng)的定時(shí)器硬件連接比較復(fù)雜，可靠性差，而且計(jì)時(shí)時(shí)間短，難以滿足需要。本設(shè)計(jì)采用可編程芯片...
關(guān)鍵字： FPGA VHDL 定時(shí)器 EP1C6Q240C8

數(shù)字信號在傳輸過程中受到干擾的影響，降低了其傳輸?shù)目煽啃?，線性分組碼作為一種常用的信道編碼，在通信傳輸系統(tǒng)中應(yīng)用廣泛。在對線性分組碼的編譯碼規(guī)則研究基礎(chǔ)上，討論了生成矩陣、監(jiān)督矩陣與錯(cuò)誤圖樣集之間的關(guān)系，在Max+PlusⅡ開發(fā)環(huán)境中，用VHDL語言設(shè)計(jì)線性分組碼編譯碼器，對其各項(xiàng)設(shè)計(jì)功能進(jìn)行了仿真和驗(yàn)證。結(jié)果表明，該設(shè)計(jì)正確，其功能符合線性分組碼編譯碼器的要求。
關(guān)鍵字： VHDL 線性分組碼編譯碼器