基于CPLD的水下沖擊波記錄儀的設計
加入技術交流群
隨著大規(guī)模集成電路和單片機的迅速發(fā)展，復雜可編程邏輯器件（CPLD）具有使用靈活、可靠性高、功能強大的優(yōu)點，在電子產品設計中得到了廣泛的應用。CPLD可實現在系統(tǒng)編程，重復多次，而且還兼容IEEE1149.1(JTAG)標準的測試激勵端和邊界掃描能力，使用CPLD器件進行開發(fā)，不僅可以提高系統(tǒng)的集成化程度、可靠性和可擴充性，而且大大縮短產品的設計周期。由于CPLD采用連續(xù)連接結構，易于預測延時，從而使電路仿真更加準確。CPLD是標準的大規(guī)模集成電路產品，可用于各種數字邏輯系統(tǒng)的設計。近年來，隨著采用先進的集成工藝和大批量生產，CPLD 器件成本不斷下降，集成密度、速度和性能都大幅度提高，這樣一個芯片就可以實現一個復雜的數字電路系統(tǒng)；再加上使用方便的開發(fā)工具，給設計修改帶來很大方便。本文以Xilinx公司的CoolRunner系列CPLD芯片為例，實現對水下爆炸時沖擊波信號數據的記錄。
2 水下沖擊波記錄儀的組成及工作原理
2.1 功能介紹
該水下沖擊波記錄儀電路主要用于測試水下爆炸時沖擊波的強弱,通過專用數據處理軟件它能夠對采集到的沖擊波信號的數據進行波形重現, 并從波形上可讀出沖擊波的壓力峰值及其上升時間和作用時間。
2.2 體系結構組成
水下沖擊波記錄儀由數據記錄器、接口、測試數據處理軟件三部分組成。數據記錄器是一個集壓力傳感器、瞬態(tài)波形記錄器、接口、電源等于一體的微型測試裝置，內置電壓放大器，直流供電，輸入信號經放大、高速A/D轉換后實現自動數字存儲。
2.3 工作原理
壓力傳感器的主要作用是敏感水下沖擊波的強弱，其輸出通過恒流源電路把沖擊壓力信號轉換為電壓信號。調理電路將信號轉換到模數轉換器的模擬量輸入范圍之后，由模數轉換器對其進行采集，通過中心控制模塊對轉換后的數字信號的幅值進行判斷并對存儲器地址進行初始化、遞推，數字信號即被存儲。讀數時計算機通過并口發(fā)出讀數時鐘及命令，對三路存儲器進行路選、片選并將其中的數據讀出。
記錄儀觸發(fā)方案采用負延遲內觸發(fā)：當信號幅值大于或等于傳感器輸出滿量程的10%時啟動負延遲，而當信號幅值小于此值時系統(tǒng)處于循環(huán)采集狀態(tài),從而可以有效地防止干擾引起的誤觸發(fā)與不觸發(fā)并準確、完整地記錄整個沖擊波波形。水下沖擊波記錄儀的原理組成框圖見圖1。
圖1 水下沖擊波記錄儀工作原理圖
3 CPLD的應用
在本設計中主要使用Xilinx公司開發(fā)的CoolRuner CPLD芯片完成設計。本文設計中所采用的是該系列中的XCR3256器件,可實現6000門的數字邏輯電路，內嵌256個宏單元，支持4個全局時鐘，具有低功耗、可快速ISP、延時可預測等特點。我們選用XCR3256芯片實現水下沖擊波記錄儀主控模塊,該主控模塊用于對各外圍器件的控制，協調各外圍器件的工作。外圍器件主要有電源芯片組、靜態(tài)RAM存儲器、晶體振蕩器、A/D轉換器、LED、并口等。其中晶體振蕩器包括產生主時鐘的12MHz晶振和產生延時計數時鐘的1MHz晶振。主控模塊與各外圍器件的框圖如圖2所示。
圖2 水下沖擊波記錄儀主控模塊與各外圍器件電路原理框圖
3.1 靈活性強，開發(fā)周期短
圖2中A/D轉換器采用AD7470。它的啟動轉換輸入端CONVST由主時鐘分頻得到且采樣頻率可編程。可編程延時電路是通過一個四路撥碼開關對CPLD輸入不同的電平組合實現的，通過設定CPLD數字邏輯對產生延時計數時鐘的1MHz晶振計數，輸入不同的電平組合從而譯碼產生不同的延遲時間，而更改電平組合只需對記錄儀的面板操作即可。CPLD器件配以ISE開發(fā)系統(tǒng)可完成設計輸入、編譯、驗證及編程,設計校驗可進行完整的模擬, 最壞情況下的定時分析和功能測試。設計人員無需編程器就可重構數字系統(tǒng),具有“硬件軟做”的特點。
評論