首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> vhdl-cpld

基于PC104總線和CPLD的測頻模件設(shè)計

  • 摘要：根據(jù)某測試系統(tǒng)的需要，設(shè)計基于PCl04總線和CPLD的高精度測頻模件，采用多周期同步測頻法實現(xiàn)對所測頻段的等精度測量。設(shè)計了該測頻模件的硬件電路，并給出用CPLD實現(xiàn)數(shù)字頻率計的詳細(xì)VHDL源代碼。采用原理圖的
  • 關(guān)鍵字： CPLD  104  PC  總線    

采用CPLD/FPGA的VHDL語言電路優(yōu)化原理設(shè)計

  • 采用CPLD/FPGA的VHDL語言電路優(yōu)化原理設(shè)計,VHDL(Very High Speed Integrated Circuit Hardware Description Language)是IEEE工業(yè)標(biāo)準(zhǔn)硬件描述語言，是隨著可編程邏輯器件(PLD)的發(fā)展而發(fā)展起來的。它是一種面向設(shè)計、多層次的硬件描述語言，是集行為描述、RTL
  • 關(guān)鍵字： 優(yōu)化  原理  設(shè)計  電路  語言  CPLD/FPGA  VHDL  采用  

基于CPLD的異步串行通訊控制器的研究與設(shè)計

  • 本文在對異步串行通信協(xié)議進(jìn)行分析的基礎(chǔ)上，根據(jù)實際工程的需要，對異步串行通信控制器進(jìn)行了詳細(xì)設(shè)計，并結(jié)合CPLD器件，采用VHDL語言，對設(shè)計方案進(jìn)行了實現(xiàn)和驗證，通過最后時序仿真的波形圖得出了設(shè)計方案的正確，而且加載了該設(shè)計程序的CPLD在實際工程中能夠很好地與處理器進(jìn)行連接來收發(fā)數(shù)據(jù)，從而為那些沒有串行異步接口的處理器提供一個比較理想的設(shè)計方案。
  • 關(guān)鍵字： CPLD  異步串行  通訊  控制器    

基于CPLD/FPGA的VHDL語言電路優(yōu)化設(shè)計

基于CPLD的函數(shù)信號發(fā)生器設(shè)計

  • 摘要：針對傳統(tǒng)信號源精度低的特點，提出一種新的函數(shù)信號發(fā)生器設(shè)計方案。這里介紹的函數(shù)信號發(fā)生器由CPLD、單片機控制模塊、鍵盤、LED顯示、D／A轉(zhuǎn)換模塊組成。采用直接數(shù)字頻率合成(DDFS)技術(shù)，用單片機控制CPLD的
  • 關(guān)鍵字： CPLD  函數(shù)信號發(fā)生器    

基于CPLD的數(shù)據(jù)采集與顯示接口電路仿真設(shè)計

  • 摘要：常規(guī)數(shù)據(jù)采集與顯示方法是應(yīng)用CPU或DSP通過軟件控制數(shù)據(jù)采集的模／數(shù)轉(zhuǎn)換，這樣將會頻繁中斷系統(tǒng)的運行，從而降低系統(tǒng)的運算速度，數(shù)據(jù)采集的速度也將受到限制。通過CPLD實現(xiàn)由硬件控制模／數(shù)轉(zhuǎn)換和數(shù)據(jù)顯示，
  • 關(guān)鍵字： CPLD  數(shù)據(jù)采集  電路  仿真設(shè)計    

基于CPLD的多次重觸發(fā)存儲測試系統(tǒng)設(shè)計

  • 摘要：提出一種基于CPLD的多次重觸發(fā)存儲測試系統(tǒng)設(shè)計方案，詳細(xì)介紹系統(tǒng)硬件設(shè)計以及CPLD內(nèi)部控制原理，并對CPLD控制電路仿真。該系統(tǒng)體積小、功耗低，能夠?qū)崟r記錄多次重觸發(fā)信號，每次信號記錄均有負(fù)延遲，讀取出
  • 關(guān)鍵字： CPLD  觸發(fā)  存儲測試  系統(tǒng)設(shè)計    

基于ARM和CPLD的開放式數(shù)控系統(tǒng)設(shè)計

  • 基于ARM和CPLD的開放式數(shù)控系統(tǒng)設(shè)計,針對新一代開放式數(shù)控系統(tǒng)的特征要求，提出一種基于ARM和CPLD、以Windows CE為操作系統(tǒng)的開放式數(shù)控系統(tǒng)方案。介紹了系統(tǒng)的軟硬件平臺開發(fā)，重點討論了系統(tǒng)核心部分中斷控制的實現(xiàn)方案，包括Windows CE系統(tǒng)中斷服務(wù)、應(yīng)用程序中斷響應(yīng)和CPLD程序。
  • 關(guān)鍵字： 數(shù)控系統(tǒng)  設(shè)計  開放式  CPLD  ARM  基于  通信協(xié)議  

用CPLD支持多個SD器件

  • 用CPLD支持多個SD器件,在一個系統(tǒng)中添加多個安全數(shù)字 (SD) 器件的需求日益增長。然而，大多數(shù)主機器件（如 Intel PXA270、TI OMAP和Qualcomm MSM處理器）都只提供一個SD接口。幸運的是，使用復(fù)雜可編程邏輯器件（CPLD）即可使主機器件支持
  • 關(guān)鍵字： 器件  SD  多個  支持  CPLD  

采用CPLD來替代微處理器的6種方法

  • 隨著低功耗CPLD的出現(xiàn)，低功耗電子產(chǎn)品設(shè)計人員現(xiàn)在有新的選擇來實現(xiàn)以前由微控制器完成的多種功能。本白...
  • 關(guān)鍵字： CPLD  微處理器  低功耗  微控制器  

嵌入式系統(tǒng)中DRAM控制器的CPLD解決方案

  • 嵌入式系統(tǒng)中DRAM控制器的CPLD解決方案,介紹怎樣在嵌入式CPU 80C186XL DRAM刷新控制單元的基礎(chǔ)上，利用CPLD技術(shù)和80C196XL的時序特征設(shè)計一個低價格、功能完整的DRAM控制器的方法，并采用VHDL語言編程實現(xiàn)。
  • 關(guān)鍵字： CPLD  解決方案  控制器  DRAM  系統(tǒng)  嵌入式  

基于DSP和CPLD的液晶模塊的設(shè)計

  • 引言
    DSP芯片具有高速的信息處理能力、較好的系統(tǒng)支持、硬件配置強等優(yōu)良技術(shù)和較低的價格特性。嵌入式系統(tǒng)的實時性好、占用資源少、功能強、可靠性高、模塊化結(jié)構(gòu)、便于移植和定制的特點?；?DSP平臺的嵌入式系統(tǒng)
  • 關(guān)鍵字： 模塊  設(shè)計  液晶  CPLD  DSP  基于  
共994條 49/67 |‹ « 47 48 49 50 51 52 53 54 55 56 » ›|
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473