sub-ghz soc 文章進(jìn)入sub-ghz soc技術(shù)社區(qū)

首款定價(jià)5美金以下的SoC FPGA，安路實(shí)現(xiàn)了哪些突破？

　　今年五月，上海安路信息科技有限公司(以下簡(jiǎn)稱“安路科技”) 完成了C輪融資，由“華大半導(dǎo)體有限公司”戰(zhàn)略領(lǐng)投，“上?？萍紕?chuàng)業(yè)投資有限公司”跟投。該輪融資使安路科技搭上“國(guó)家隊(duì)”的快車，將保障安路技術(shù)團(tuán)隊(duì)能夠在充足資金的支持下，加速中高端FPGA產(chǎn)品研發(fā)、市場(chǎng)拓展以及團(tuán)隊(duì)擴(kuò)充。與此同時(shí)，該輪融資也將加快國(guó)產(chǎn)FPGA對(duì)于國(guó)外進(jìn)口FPGA的替換和升級(jí)。　　在“國(guó)家隊(duì)”加持下，安路科技研
關(guān)鍵字： FPGA SoC

SoC設(shè)計(jì)下的簡(jiǎn)化可穿戴設(shè)備

SoC設(shè)計(jì)下的簡(jiǎn)化可穿戴設(shè)備-可穿戴技術(shù)受到了用戶的追捧，因?yàn)檫@些設(shè)備有助于分析人們的日?；顒?dòng)，并可通過一種直觀的方式交換信息，極大改善我們的生活方式，給我們帶來便利。市場(chǎng)上有各種各樣的可穿戴電子設(shè)備，最有名的是智能手表、活動(dòng)監(jiān)測(cè)器和健身手環(huán)。這些高度便攜式設(shè)備被戴在用戶身上，或以其它方式附著在人身上，能夠通過一個(gè)或多個(gè)傳感器測(cè)量和捕獲信息。
關(guān)鍵字：可穿戴設(shè)備 SoC 藍(lán)牙智能

MIPS-based SoC主導(dǎo)ADAS系統(tǒng)

MIPS-based SoC主導(dǎo)ADAS系統(tǒng)-Imagination在ADAS（先進(jìn)駕駛輔助系統(tǒng)）市場(chǎng)擁有強(qiáng)大實(shí)力，目前全球大多數(shù)的ADAS解決方案都是采用Mobileye的MIPS-based SoC。此外，Imagination的PowerVR GPU技術(shù)已被Renesas、TI等領(lǐng)先的汽車芯片廠商用來開發(fā)儀表盤與信息娛樂解決方案。
關(guān)鍵字： SoC ADAS

彈性SoC方案為ADAS保駕護(hù)航

彈性SoC方案為ADAS保駕護(hù)航-終端消費(fèi)者也已經(jīng)認(rèn)知到ADAS可應(yīng)用于不同交通狀況的優(yōu)勢(shì)，盡管到買家愿意花一大筆錢購買汽車周邊監(jiān)控設(shè)備前還需要一些時(shí)間，但如今似乎已能了解停車輔助系統(tǒng)或自動(dòng)緊急煞車系統(tǒng)不僅能保命，還能防止低速交通事故，進(jìn)而減少經(jīng)濟(jì)損失。
關(guān)鍵字：汽車電子 SOC ADAS

如何利用嵌入式儀器調(diào)試SoC？

如何利用嵌入式儀器調(diào)試SoC？-隨著系統(tǒng)級(jí)芯片（SoC）的復(fù)雜度不斷提高，軟、硬件開發(fā)融合所帶來的挑戰(zhàn)已經(jīng)不可小覷。這些功能強(qiáng)大的系統(tǒng)現(xiàn)在由復(fù)雜的軟件、固件、嵌入式處理器、GPU、存儲(chǔ)控制器和其它高速外
關(guān)鍵字： FPGA SoC 嵌入式

再看系統(tǒng)級(jí)芯片SoC與傳統(tǒng)CPU

再看系統(tǒng)級(jí)芯片SoC與傳統(tǒng)CPU-在經(jīng)歷了50多年的絕對(duì)統(tǒng)治之后，CPU終于迎來了新的挑戰(zhàn)，挑戰(zhàn)者正是SoC。在過去幾十年間，你可要隨便走進(jìn)一家電腦店，根據(jù)CPU的性能來挑選一臺(tái)全新的電腦。
關(guān)鍵字： SOC 處理器

淺談存儲(chǔ)器體系結(jié)構(gòu)的未來發(fā)展趨勢(shì)

淺談存儲(chǔ)器體系結(jié)構(gòu)的未來發(fā)展趨勢(shì)-對(duì)存儲(chǔ)器帶寬的追求成為系統(tǒng)設(shè)計(jì)最突出的主題。SoC設(shè)計(jì)人員無論是使用ASIC還是FPGA技術(shù)，其思考的核心都是必須規(guī)劃、設(shè)計(jì)并實(shí)現(xiàn)存儲(chǔ)器。系統(tǒng)設(shè)計(jì)人員必須清楚的理解存儲(chǔ)器數(shù)據(jù)流模式，以及芯片設(shè)計(jì)人員建立的端口。即使是存儲(chǔ)器供應(yīng)商也面臨DDR的退出，要理解系統(tǒng)行為，以便找到持續(xù)發(fā)展的新方法。
關(guān)鍵字：存儲(chǔ)器 SOC DRAM

智能傳感器的藍(lán)牙協(xié)議棧與SoC結(jié)構(gòu)解析

智能傳感器的藍(lán)牙協(xié)議棧與SoC結(jié)構(gòu)解析-本文通過對(duì)藍(lán)牙協(xié)議棧結(jié)構(gòu)的討論，提出一個(gè)嵌入式SoC 器件結(jié)構(gòu)。這個(gè)嵌入式SoC 器件是一種具有藍(lán)牙通信功能的SoC 器件;SoC 中的CPU 對(duì)用戶開放，用戶可以使用這種結(jié)構(gòu)的SoC 器件實(shí)現(xiàn)智能傳感器或控制器單元。
關(guān)鍵字：協(xié)議棧 SOC 傳感器技術(shù)

ASIC、ASSP、SoC和FPGA之間到底有何區(qū)別？

ASIC、ASSP、SoC和FPGA之間到底有何區(qū)別？-我經(jīng)常收到關(guān)于各類設(shè)備之間的差異的問題，諸如ASIC、ASSP、SoC和FPGA之間的區(qū)別問題。例如是SoC是ASIC嗎？或ASIC是SoC嗎？ASIC和ASSP之間的區(qū)別是什么？以及高端FPGA應(yīng)該歸類為SoC嗎？
關(guān)鍵字： FPGA SoC ASSP ASIC

FPGA電源設(shè)計(jì)有哪幾個(gè)步驟

FPGA電源設(shè)計(jì)有哪幾個(gè)步驟-現(xiàn)場(chǎng)可編程門陣列（FPGA）被發(fā)現(xiàn)在眾多的原型和低到中等批量產(chǎn)品的心臟。 FPGA的主要優(yōu)點(diǎn)是在開發(fā)過程中的靈活性，簡(jiǎn)單的升級(jí)路徑，更快地將產(chǎn)品推向市場(chǎng)，并且成本相對(duì)較低。一個(gè)主要缺點(diǎn)是復(fù)雜，用FPGA往往結(jié)合了先進(jìn)的系統(tǒng)級(jí)芯片（SoC）。
關(guān)鍵字： FPGA 電源設(shè)計(jì) SoC

Mali GPU編程特性及二維浮點(diǎn)矩陣運(yùn)算并行優(yōu)化詳解

Mali GPU編程特性及二維浮點(diǎn)矩陣運(yùn)算并行優(yōu)化詳解-本文針對(duì)Mali-T604 GPU論述了基于OpenCL的Linux平臺(tái)上進(jìn)行通用計(jì)算并行優(yōu)化的方法，論述了Mali-T604 GPU的硬件特點(diǎn)，并基于OpenCL設(shè)計(jì)了二維矩陣乘法的并行方案，在Mali-T604上獲得了驚人的加速比，結(jié)果表明Mali GPU對(duì)于龐大輸入量的計(jì)算密集型高度可數(shù)據(jù)并行化通用計(jì)算問題有顯著的加速能力，且并行優(yōu)化結(jié)果正確可靠。
關(guān)鍵字： Linux OpenCL SoC

報(bào)告：半導(dǎo)體IP市場(chǎng)價(jià)值到2023年將達(dá)6.22萬億美元

　　根據(jù)新的研究報(bào)告“IP設(shè)計(jì)IP(IP處理器IP，接口IP，內(nèi)存IP)”顯示，半導(dǎo)體知識(shí)產(chǎn)權(quán)市場(chǎng)預(yù)計(jì)到2023年將達(dá)到6.22萬億美元，2017 - 2023年之間的復(fù)合年增長(zhǎng)率為4.87% 。驅(qū)動(dòng)這個(gè)市場(chǎng)的主要因素包括消費(fèi)電子行業(yè)的多核技術(shù)的進(jìn)步，以及對(duì)現(xiàn)代SoC設(shè)計(jì)的需求增加，導(dǎo)致市場(chǎng)增長(zhǎng)，以及對(duì)連接設(shè)備的需求也不斷增長(zhǎng)。　　消費(fèi)電子在預(yù)測(cè)期間占據(jù)半導(dǎo)體IP市場(chǎng)的最大份額　　各地區(qū)消費(fèi)電子產(chǎn)品的使用量的增加正在推動(dòng)消費(fèi)電子行業(yè)半導(dǎo)體IP市場(chǎng)的增長(zhǎng)。此外，APAC和Ro
關(guān)鍵字： IP SoC

基于SoC的雙目視覺ADAS解決方案

基于SoC的雙目視覺ADAS解決方案-相比于單目視覺，雙目視覺（Stereo Vision）的關(guān)鍵區(qū)別在于可以利用雙攝像頭從不同角度對(duì)同一目標(biāo)成像，從而獲取視差信息，推算目標(biāo)距離。
關(guān)鍵字： cpu soc 恩智浦

一文讀懂SIP與SOC封裝技術(shù)

一文讀懂SIP與SOC封裝技術(shù)-從集成度而言，一般情況下， SOC 只集成 AP 之類的邏輯系統(tǒng)，而 SIP 集成了AP+mobileDDR，某種程度上說 SIP=SOC+DDR，隨著將來集成度越來越高， emmc也很有可能會(huì)集成到 SIP 中。從封裝發(fā)展的角度來看，因電子產(chǎn)品在體積、處理速度或電性特性各方面的需求考量下， SOC 曾經(jīng)被確立為未來電子產(chǎn)品設(shè)計(jì)的關(guān)鍵與發(fā)展方向。但隨著近年來 SOC生產(chǎn)成本越來越高，頻頻遭遇技術(shù)障礙，造成 SOC 的發(fā)展面臨瓶頸，進(jìn)而使 SIP 的發(fā)展越來越被業(yè)界重視。
關(guān)鍵字： SIP SOC applewatch 摩爾定律

FinFET存儲(chǔ)器的設(shè)計(jì)挑戰(zhàn)以及測(cè)試和修復(fù)方法

FinFET存儲(chǔ)器的設(shè)計(jì)挑戰(zhàn)以及測(cè)試和修復(fù)方法-現(xiàn)在，隨著FinFET存儲(chǔ)器的出現(xiàn)，需要克服更多的挑戰(zhàn)。這份白皮書涵蓋：FinFET存儲(chǔ)器帶來的新的設(shè)計(jì)復(fù)雜性、缺陷覆蓋和良率挑戰(zhàn)；怎樣綜合測(cè)試算法以檢測(cè)和診斷FinFET存儲(chǔ)器具體缺陷；如何通過內(nèi)建自測(cè)試（BIST）基礎(chǔ)架構(gòu)與高效測(cè)試和維修能力的結(jié)合來幫助保證FinFET存儲(chǔ)器的高良率。
關(guān)鍵字： FinFET存儲(chǔ)器 SoC STAR存儲(chǔ)器