fpga 文章進入fpga技術(shù)社區(qū)

用C 語言描述AES256 加密算法

作者：Adam Taylor 首席工程師 e2v 公司 aptaylor@theiet.org 用C 語言描述AES256 加密算法，然后在硬件中加速性能。高級加密標準 (AES) 已經(jīng)成為很多
關(guān)鍵字： FPGA ASIC

使用SDNet開發(fā)創(chuàng)新型可編程網(wǎng)絡(luò)

日本電報電話公司 (NTT) 是一家全球電信集團控股公司，負責制定管理策略和推動研發(fā)工作發(fā)展。我們是 NTT 研發(fā)部的研究人員，正領(lǐng)導兩個針對軟件定義網(wǎng)
關(guān)鍵字： FPGA ASIC

AI芯片之戰(zhàn)：TPU/GPU/FPGA誰稱雄？

　　智能時代就要到來，芯片市場格局一變再變。兩個典型例子：引領(lǐng)處理器市場 40 多年的英特爾 2015 年底收購完 Altera，今年 4 月就宣布計劃裁員 1.2 萬;另一方面，GPU 巨頭英偉達今年 3 月推出加速人工智能和深度學習的芯片 Tesla P100，投入研發(fā)經(jīng)費超過 20 億美元，據(jù)《華爾街日報》報道，今年 5 月英偉達售出的 GPU 比去年同月增長 62%，公司當前市值 240 億美元?！　∩疃葘W習應(yīng)用大量涌現(xiàn)使超級計算機的架構(gòu)逐漸向深度學習應(yīng)用優(yōu)化，從傳統(tǒng) CPU 為主 GPU 為輔的
關(guān)鍵字： AI TPU GPU FPGA

從設(shè)置、加載、啟動看Xilinx FPGA配置流程

　　盡管FPGA的配置模式各不相同，但整個配置過程中FPGA的工作流程是一致的，分為三個部分：設(shè)置、加載、啟動?！　臀唤Y(jié)束配置開始　　有多種方式使FPGA的配置進入這一過程。在上電時，電壓達到FPGA要求之前，F(xiàn)PGA的上電復位模塊將使FPGA保持在復位狀態(tài);外部控制PROG_B引腳出現(xiàn)一個低脈沖也可以使FPGA保持在復位狀態(tài)?！　∏宄渲么鎯?nèi)容　　這一步稱為初始化，當FPGA復位結(jié)束，配置存儲器的內(nèi)容會被自動清除。在這個步驟中，除配置專用接口外，F(xiàn)PGA I/O均被置于高阻態(tài)。在整個初始化過程中，I
關(guān)鍵字： Xilinx FPGA

FPGA開發(fā)基本流程有哪些？

FPGA是可編程芯片，因此FPGA的設(shè)計方法包括硬件設(shè)計和軟件設(shè)計兩部分。硬件包括FPGA芯片電路、存儲器、輸入輸出接口電路以及其他設(shè)備，軟件即是相應(yīng)
關(guān)鍵字：微電子 SOC FPGA

ZYNQ器件的啟動配置方法解讀

無任是用CPU作為系統(tǒng)的主要器件，還是用FPGA作為系統(tǒng)的主要器件，系統(tǒng)設(shè)計中首先要考慮到的問題就是處理器的啟動加載問題。XILINX推出的ZYNQ可擴展處理
關(guān)鍵字： Xilinx 賽靈思 FPGA

如何實現(xiàn)FPGA基于CORDIC算法的求平方？

1. CORDIC功能及原理CORDIC是在沒有專用乘法器(最小化門數(shù)量)情況下，一組完成特定功能的算法，包括平方、超越、Log、sin/cos/artan。原理為連續(xù)的旋轉(zhuǎn)
關(guān)鍵字： CORDIC FPGA

深度解讀IBM基于Kintex-7 FPGA―K70T實現(xiàn)MCL86 8088處理器

IBM PCjr的問世眾所周知IBM是著名的國際商業(yè)機器公司，它是計算機產(chǎn)業(yè)的長期領(lǐng)導者，其推出的個人計算機(PC)標準一直沿用至今，同時其在大型機、超級計
關(guān)鍵字： MCL868080 IBM FPGA

詳解嵌入式開發(fā)中DSP與FPGA的關(guān)系

常所說的單片機側(cè)重于控制，不支持信號處理，屬于低端嵌入式處理器，arm可以看做是低端單片機升級版，支持操作系統(tǒng)管理，更多接口如網(wǎng)卡，處理能力更強
關(guān)鍵字：嵌入式開發(fā) FPGA DSP

基于FPGA解決物聯(lián)網(wǎng)實現(xiàn)的核心3大挑戰(zhàn)

物聯(lián)網(wǎng)(IoT)已成為一個廣受歡迎的名詞，幾乎每一個電子設(shè)備相互連接到互聯(lián)網(wǎng)上加以使用，并且呈現(xiàn)爆炸式增長。但這種增長卻恰恰帶來了它的實戰(zhàn)挑戰(zhàn)，一
關(guān)鍵字： FPGA 物聯(lián)網(wǎng)

時序分析的一些基本概念

時序分析時FPGA設(shè)計中永恒的話題，也是FPGA開發(fā)人員設(shè)計進階的必由之路。慢慢來，先介紹時序分析中的一些基本概念。
關(guān)鍵字： FPGA 時序

掌握三大原則，輕松分配FPGA引腳

現(xiàn)在的FPGA正變得越來越復雜，向引腳分配信號的任務(wù)曾經(jīng)很簡單，現(xiàn)在也變得相當繁復。下面這些用于向多用途引腳指配信號的指導方針有助于設(shè)計師根據(jù)最
關(guān)鍵字： FPGA

Verilog的語言要素有哪些？

本章介紹Verilog HDL的基本要素，包括標識符、注釋、數(shù)值、編譯程序指令、系統(tǒng)任務(wù)和系統(tǒng)函數(shù)。另外，本章還介紹了Verilog硬件描述語言中的兩種數(shù)據(jù)類
關(guān)鍵字： Verilog FPGA

詳細介紹數(shù)字時鐘管理模塊與嵌入式塊RAM

3.數(shù)字時鐘管理模塊(DCM)業(yè)內(nèi)大多數(shù)FPGA 均提供數(shù)字時鐘管理( 賽靈思公司的全部FPGA 均具有這種特性)。賽靈思公司推出最先進的FPGA 提供數(shù)字時鐘管理
關(guān)鍵字：數(shù)字時鐘管理 FPGA

詳解底層內(nèi)嵌功能單元與軟核、硬核以及固核

6、底層內(nèi)嵌功能單元內(nèi)嵌功能模塊主要指DLL(Delay Locked Loop)、PLL(Phase Locked Loop)、DSP 等軟處理核(Soft Core)。現(xiàn)在越來越豐富的內(nèi)嵌功能單元
關(guān)鍵字：賽靈思 dll FPGA

共6383條 34/426 |‹ « 32 33 34 35 36 37 38 39 40 41 » ›|

fpga介紹

FPGA是英文Field－Programmable Gate Array的縮寫，即現(xiàn)場可編程門陣列，它是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。 FPGA采用了邏輯單元陣列LCA（Logic Cell Array）這樣一個新概念，內(nèi)部包括可 [ 查看詳細 ]