fpga 文章最新資訊

FPGA 28納米激戰(zhàn)　臺(tái)積電可望受惠

　　可程序邏輯閘陣列芯片(FPGA)雙雄賽靈思(Xilinx)與阿爾特拉(Altera)先后推出28納米FPGA產(chǎn)品，不僅使FPGA市場(chǎng)戰(zhàn)火升溫，也讓晶圓代工市場(chǎng)激烈角逐，在Xilinx首度與臺(tái)積電攜手合作后，Altera在28納米產(chǎn)品的布局上亦相當(dāng)積極，近期亦展示在28納米 FPGA平臺(tái)上的25-Gbps收發(fā)器，F(xiàn)PGA雙雄的激烈競(jìng)賽，預(yù)料臺(tái)積電將成為最大受惠者。　　Altera指出，在28納米FPGA中展示25-Gbps收發(fā)器，是收發(fā)器產(chǎn)品的里程碑，該芯片是Altera用于在28納米FPGA上，成
關(guān)鍵字：臺(tái)積電 FPGA 28納米

基于FPGA的兩種DDS實(shí)現(xiàn)

闡述了兩種DDS的原理，頻率合成方式(DDFS)和直讀方式(DDWS)，給出了FPGA實(shí)現(xiàn)方式，分析了DDS的幾個(gè)關(guān)鍵的技術(shù)指標(biāo)，并通過(guò)Matlab仿真。頻率合成方式是比較常用的DDS產(chǎn)生方式，對(duì)它做了詳細(xì)的原理性介紹和實(shí)現(xiàn)說(shuō)明，重點(diǎn)通過(guò)仿真詳細(xì)對(duì)比了兩種實(shí)現(xiàn)方式在性能指標(biāo)上的優(yōu)劣，為后人的選擇提供技術(shù)參考。
關(guān)鍵字： FPGA DDS

基于FPGA的太陽(yáng)跟蹤器的設(shè)計(jì)及實(shí)現(xiàn)

在簡(jiǎn)要介紹地日運(yùn)行規(guī)律的基礎(chǔ)上，確定了視日運(yùn)動(dòng)跟蹤法的計(jì)算模型及跟蹤裝置的機(jī)械結(jié)構(gòu)。采用FPGA芯片XC3S1500為處理器，以步進(jìn)電機(jī)為執(zhí)行機(jī)構(gòu)，采用Verilog語(yǔ)言設(shè)計(jì)實(shí)現(xiàn)了高度角一方位角太陽(yáng)跟蹤系統(tǒng)。根據(jù)系統(tǒng)的要求建立了計(jì)時(shí)模塊、太陽(yáng)高度角方位角計(jì)算模塊、日出日落時(shí)間計(jì)算模塊和步進(jìn)電機(jī)脈沖控制模塊。通過(guò)實(shí)驗(yàn)測(cè)試該系統(tǒng)能夠達(dá)到預(yù)期的性能指標(biāo)，對(duì)提高太陽(yáng)能的利用率具有重要的現(xiàn)實(shí)意義。
關(guān)鍵字： FPGA 跟蹤器

基于FPGA的片上系統(tǒng)和嵌入式系統(tǒng)的遠(yuǎn)程監(jiān)控系統(tǒng)

基于FPGA的片上系統(tǒng)和嵌入式系統(tǒng)的遠(yuǎn)程監(jiān)控系統(tǒng),本系統(tǒng)立足于利用Intemet實(shí)現(xiàn)核環(huán)境信息的遠(yuǎn)程采集。在實(shí)現(xiàn)上，采用了基于SOPC技術(shù)的嵌入式解決方案，通過(guò)在FPGA中嵌入NioslI軟核處理器和所需外設(shè)的IP Core(硅知識(shí)產(chǎn)權(quán)核)，然后再配備相應(yīng)的網(wǎng)絡(luò)接口，實(shí)現(xiàn)利用互聯(lián)
關(guān)鍵字：系統(tǒng) 監(jiān)控系統(tǒng) 遠(yuǎn)程嵌入式基于 FPGA

基于FPGA的SoC和嵌入式系統(tǒng)的遠(yuǎn)程監(jiān)控系統(tǒng)

本系統(tǒng)立足于利用Intemet實(shí)現(xiàn)核環(huán)境信息的遠(yuǎn)程采集。在實(shí)現(xiàn)上，采用了基于SOPC技術(shù)的嵌入式解決方案，通過(guò)...
關(guān)鍵字：遠(yuǎn)程監(jiān)控 SoC 嵌入式 FPGA

基于FPGA和頻率合成器的GPS信號(hào)源的設(shè)計(jì)

頻率合成器是發(fā)射系統(tǒng)和接收系統(tǒng)中的核心器件，采用相位負(fù)反饋頻率控制技術(shù)，具有良好的窄帶載波跟蹤性能和...
關(guān)鍵字： ADF4360-4 FPGA 頻率合成器 GPS信號(hào)源

一種基于FPGA和單片機(jī)的掃頻儀研究與設(shè)計(jì)

一個(gè)網(wǎng)絡(luò)的頻率特性包括幅頻特性和相頻特性，在系統(tǒng)設(shè)計(jì)時(shí)，各個(gè)網(wǎng)絡(luò)的頻率特性對(duì)該系統(tǒng)的穩(wěn)定性、工作頻帶...
關(guān)鍵字：掃頻儀 FPGA 單片機(jī) 掃頻信號(hào)

基于65nm FPGA的多模無(wú)線(xiàn)基站的高端應(yīng)用

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： 65nm TD-SCDMA FPGA 多模無(wú)線(xiàn)基站

基于FPGA芯片和頻率合成器ADF4360-4的GPS信號(hào)源的設(shè)計(jì)方案

基于FPGA芯片和頻率合成器ADF4360-4的GPS信號(hào)源的設(shè)計(jì)方案,　頻率合成器是發(fā)射系統(tǒng)和接收系統(tǒng)中的核心器件，采用相位負(fù)反饋頻率控制技術(shù)，具有良好的窄帶載波跟蹤性能和帶寬調(diào)制跟蹤性能，為系統(tǒng)上、下變頻提供本振信號(hào)，對(duì)相位噪聲和雜散具有很好的抑制作用，通過(guò)鎖相頻率合
關(guān)鍵字： GPS 信號(hào)源設(shè)計(jì) 方案 ADF4360-4 合成器 FPGA 芯片頻率

FPGA/EPLD的自上而下設(shè)計(jì)方法

FPGA/EPLD的自上而下設(shè)計(jì)方法,FPGA/EPLD的自上而下(Top-Down)設(shè)計(jì)方法：　　傳統(tǒng)的設(shè)計(jì)手段是采用原理圖輸入的方式進(jìn)行的，如圖1所示。通過(guò)調(diào)用FPGA/EPLD廠商所提供的相應(yīng)物理元件庫(kù)，在電路原理圖中繪制所設(shè)計(jì)的系統(tǒng)，然后通過(guò)網(wǎng)表轉(zhuǎn)換產(chǎn)生某一特
關(guān)鍵字：方法設(shè)計(jì) 自上而下 FPGA/EPLD

基于FPGA與SRAM的大容量數(shù)據(jù)存儲(chǔ)的設(shè)計(jì)

基于FPGA與SRAM的大容量數(shù)據(jù)存儲(chǔ)的設(shè)計(jì),　1 前言　針對(duì)FPGA中內(nèi)部BlockRAM有限的缺點(diǎn)，提出了將FPGA與外部SRAM相結(jié)合來(lái)改進(jìn)設(shè)計(jì)的方法，并給出了部分VHDL程序?！　? 硬件設(shè)計(jì)　　這里將主要討論以Xilinx公司的FPGA(XC2S600E-6fg456)和ISSI公司的SRAM(IS61
關(guān)鍵字：存儲(chǔ) 設(shè)計(jì) 數(shù)據(jù) 大容量 FPGA SRAM 基于

基于上位機(jī)與FPGA開(kāi)發(fā)板的光纖通道接口適配器

基于上位機(jī)與FPGA開(kāi)發(fā)板的光纖通道接口適配器,　　隨著存儲(chǔ)技術(shù)的迅速發(fā)展，存儲(chǔ)容量得到了迅速的增長(zhǎng)，存儲(chǔ)系統(tǒng)的數(shù)據(jù)傳輸速度成為了主要的瓶頸。光纖的傳輸具有其速度上的優(yōu)勢(shì)，然而，在光纖傳輸要受到光纖通道接口的限制，因此光纖通道應(yīng)用于高速數(shù)據(jù)傳輸?shù)囊?/li>
關(guān)鍵字：通道接口適配器光纖開(kāi)發(fā) 上位 FPGA 基于

Altera展示25-Gbps收發(fā)器，樹(shù)立滿(mǎn)足業(yè)界帶寬需求關(guān)鍵里程碑

　　Altera公司(NASDAQ: ALTR)今天宣布，公司率先在可編程邏輯中成功演示25-Gbps收發(fā)器性能，在收發(fā)器技術(shù)上樹(shù)立了關(guān)鍵里程碑。Altera在28-nm收發(fā)器測(cè)試芯片上實(shí)現(xiàn)了這一具有里程碑意義的技術(shù)，該芯片是Altera用于在28-nm FPGA上成功實(shí)現(xiàn)28-Gbps收發(fā)器的原型開(kāi)發(fā)平臺(tái)。實(shí)現(xiàn)25-Gbps里程碑，使目前已有FPGA解決方案的性能提高兩倍多，并在功能上優(yōu)于競(jìng)爭(zhēng)ASSP產(chǎn)品。您可以在Altera網(wǎng)站上觀看28-nm收發(fā)器測(cè)試芯片的視頻演示。　　Altera 28-nm
關(guān)鍵字： Altera 收發(fā)器 FPGA

基于FPGA的DDC的設(shè)計(jì)

摘要：數(shù)字下變頻技術(shù)是軟件無(wú)線(xiàn)電的核心技術(shù)之一。本文首先介紹了DDC的組成結(jié)構(gòu)，然后詳細(xì)分析了DDC各功能模塊的工作原理，通過(guò)Modelsim完成了DDC其主要模塊的仿真和調(diào)試，并進(jìn)行初步系統(tǒng)級(jí)驗(yàn)證。在仿真的基礎(chǔ)上使用
關(guān)鍵字： FPGA DDC

出租車(chē)計(jì)費(fèi)器的EOA設(shè)計(jì)與實(shí)現(xiàn)

摘要：以現(xiàn)場(chǎng)可編程邏輯器件(FPGA)為設(shè)計(jì)載體，以硬件描述語(yǔ)言(VHDL)為主要表達(dá)方式，以QuartusⅡ開(kāi)發(fā)軟件和GW48EDA開(kāi)發(fā)系統(tǒng)為設(shè)計(jì)工具，給出了一種出租車(chē)計(jì)費(fèi)器的工作原理和軟硬件實(shí)現(xiàn)方法。同時(shí)對(duì)該出租車(chē)計(jì)費(fèi)器進(jìn)
關(guān)鍵字： FPGA

共6419條 304/428 |‹ « 302 303 304 305 306 307 308 309 310 311 » ›|

fpga介紹

FPGA是英文Field－Programmable Gate Array的縮寫(xiě)，即現(xiàn)場(chǎng)可編程門(mén)陣列，它是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專(zhuān)用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門(mén)電路數(shù)有限的缺點(diǎn)。 FPGA采用了邏輯單元陣列LCA（Logic Cell Array）這樣一個(gè)新概念，內(nèi)部包括可 [ 查看詳細(xì) ]