fpga 文章進(jìn)入fpga技術(shù)社區(qū)

嵌入式與邊界設(shè)備提供了測試機(jī)會

有兩類應(yīng)用提出了設(shè)計與測試挑戰(zhàn)，雖然它們并不要求最高的帶寬、數(shù)據(jù)速率和存儲器深度。據(jù)Agilent技術(shù)公...
關(guān)鍵字：嵌入式系統(tǒng) 測試與測量 FPGA

Altera發(fā)售業(yè)界最快、具有背板功能收發(fā)器的Stratix V FPGA

2012年8月1號，北京——Altera公司(Nasdaq: ALTR)今天宣布，開始批量發(fā)售FPGA業(yè)界性能最好、具有背板功能的收發(fā)器。Altera的Stratix® V FPGA是業(yè)界唯一能夠提供14.1 Gbps收發(fā)器帶寬的FPGA，也是唯一支持最新一代光纖通道協(xié)議(16GFC)的FPGA。背板、交換機(jī)、數(shù)據(jù)中心、云計算應(yīng)用、測試測量系統(tǒng)以及存儲區(qū)域網(wǎng)的開發(fā)人員采用Altera最新一
關(guān)鍵字： Altera FPGA

利用FPGA搭建高等級視頻監(jiān)控系統(tǒng)

標(biāo)簽：HD PCB全視頻幀速率下的高分辨率(HD)安全監(jiān)控處理系統(tǒng)對處理器件的要求越來越高，單芯片DSP處理已經(jīng)無法適應(yīng)，多芯片、多核或者CPU+DSP的方式雖然在某些情況下能夠滿足需求，但其在PCB成本、系統(tǒng)資源占用以及
關(guān)鍵字：視頻監(jiān)控系統(tǒng) 高等級搭建 FPGA 利用

基于FPGA的34位串行編碼信號設(shè)計與實現(xiàn)

摘要：為實現(xiàn)某專用接口裝置的接口功能檢測，文中詳細(xì)地介紹了一種34位串行碼的編碼方式，并基于FPGA芯片設(shè)計了該類型編碼的接收、發(fā)送電路。重點分析了電路各模塊的設(shè)計思路。電路采用SOPC模塊作為中心控制器，設(shè)計
關(guān)鍵字： FPGA 串行編碼信號設(shè)計

基于FPGA的DDC設(shè)計及仿真

摘要：在軟件無線電數(shù)字接收機(jī)中，從AD前端采集過來的數(shù)字信號頻率高達(dá)72 MHz，如此高的頻率使得后端DSP不能直接完成相關(guān)的數(shù)字信號處理任務(wù)。因此合理的設(shè)計基于FPGA的DDC，以降低數(shù)字信號頻率，方便后端DSP實時完成
關(guān)鍵字： FPGA DDC 仿真

基于FPGA部分動態(tài)可重構(gòu)的信號解調(diào)系統(tǒng)的實現(xiàn)

摘要：針對調(diào)制樣式在不同環(huán)境下的變化，采用了FPGA部分動態(tài)可重構(gòu)的新方法，通過對不同調(diào)制樣式信號的解調(diào)模塊的動態(tài)加載，來實現(xiàn)了不同環(huán)境下針對不同調(diào)制樣式的解調(diào)這種方式比傳統(tǒng)的設(shè)計方式具有更高的靈活性、可
關(guān)鍵字： FPGA 部分動態(tài)可重構(gòu) 信號解調(diào)系統(tǒng)

基于Verilog HDL語言的CAN總線控制器設(shè)計及驗證

摘要：在此利用VerilogHDL設(shè)計了一款CAN總線控制器，首先根據(jù)協(xié)議把整個CAN總線控制器劃分為接口邏輯管理、寄...
關(guān)鍵字： CAN總線控制器 FPGA Verilog HDL

基于FPGA的雙模式光伏電池測試儀

摘要：為了解決傳統(tǒng)的光伏測試儀功能單一，只能夠測量光伏電池基本參數(shù)的問題，采用了增加采樣信道，由FPGA控制采樣模式的方法，設(shè)計完成了一款雙模式的光伏電池測試儀。在完成光伏電池I-V曲線等參數(shù)測量的同時可以實
關(guān)鍵字： FPGA 雙模式光伏電池測試儀

MP3數(shù)字播放機(jī)系統(tǒng)的FPGA設(shè)計介紹

MP3數(shù)字播放機(jī)系統(tǒng)的FPGA設(shè)計介紹,1 引言

MPEG（活動影像專業(yè)人員組織）是為數(shù)字音頻確定單一編碼和解碼（壓縮/解壓縮）方法于1988年建立的。1992年，國際標(biāo)準(zhǔn)組織（ISO）和國際電工委員會（IEC）為音頻和視頻編碼建立了MPEG1（ISO/IEC11172）標(biāo)準(zhǔn)
關(guān)鍵字：設(shè)計介紹 FPGA 系統(tǒng) 數(shù)字播放機(jī) MP3

FPGA時序收斂分析

FPGA時序收斂分析,您編寫的代碼是不是雖然在仿真器中表現(xiàn)正常，但是在現(xiàn)場卻斷斷續(xù)續(xù)出錯?要不然就是有可能在您使用更高版本的工具鏈進(jìn)行編譯時，它開始出錯。您檢查自己的測試平臺，并確認(rèn)測試已經(jīng)做到 100% 的完全覆蓋，而且所有測試
關(guān)鍵字：分析收斂時序 FPGA

基于VHDL和FPGA的多種分頻實現(xiàn)方法介紹

基于VHDL和FPGA的多種分頻實現(xiàn)方法介紹,分頻器是數(shù)字系統(tǒng)設(shè)計中的基本電路，根據(jù)不同設(shè)計的需要，我們會遇到偶數(shù)分頻、奇數(shù)分頻、半整數(shù)分頻等，有時要求等占空比，有時要求非等占空比。在同一個設(shè)計中有時要求多種形式的分頻。通常由計數(shù)器或計數(shù)器的級聯(lián)
關(guān)鍵字：方法介紹實現(xiàn) 多種 VHDL FPGA 基于

使用賽靈思 FPGA加速包處理

隨著 10Gb 以太網(wǎng)發(fā)展趨于成熟，且業(yè)界甚至已開始期待 40GbE 和 100GbE 以太網(wǎng)的出現(xiàn)，新一代網(wǎng)絡(luò)基礎(chǔ)架構(gòu)方興未艾。融合型網(wǎng)絡(luò)在流量處理方面向可擴(kuò)展開放式平臺提出了全新的挑戰(zhàn)。新一代融合型基礎(chǔ)設(shè)施底板通常由高
關(guān)鍵字： FPGA 賽靈思

京微雅格：FPGA產(chǎn)業(yè)中的潛力新秀

提起FPGA，我們首先想到的是美國的三大公司，在這個領(lǐng)域，除了美國之外，全球其他國家基本沒有話語權(quán)。但是從今以后，有一家代表中國FPGA產(chǎn)業(yè)的公司要這個舞臺上一展舞姿，請記住她的名字：京微雅格(Capital Microelectronics)。京微雅格公司CEO劉明博士比喻京微雅格在FPGA產(chǎn)業(yè)中的位置：我們已經(jīng)加入到這個俱樂部，成為其中的一員。
關(guān)鍵字：京微雅格 FPGA

基于FPGA的H．264 DCT算法的硬件實現(xiàn)

摘要：二維離散余弦(DCT)在H．264視頻編碼中承擔(dān)者信號從時域到頻域變換的作用。在現(xiàn)場可編程邏輯門陣列(FPGA)上設(shè)計了高效的采用流水線結(jié)構(gòu)的H．264 DCT硬件電路。首先，把二維4times;4 DCT變換轉(zhuǎn)換成二次一維DCT變
關(guān)鍵字： FPGA 264 DCT 算法

線路的尖峰毛刺造成FPGA工作不正常

使用EP2C35 FPGA 設(shè)計了多個串口工作,出現(xiàn)了幾個問題. 第一次, 由于內(nèi)核電源1.2V 供電不是完整平面,而是帶狀線供電,EP2C35 在代碼容量大的情況下,而且輸入FPGA 信號變換頻繁, 造成整個EP2C35 所有的D觸發(fā)器停止翻轉(zhuǎn).
關(guān)鍵字： FPGA 線路尖峰毛刺

共6384條 214/426 |‹ « 212 213 214 215 216 217 218 219 220 221 » ›|

fpga介紹

FPGA是英文Field－Programmable Gate Array的縮寫，即現(xiàn)場可編程門陣列，它是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。 FPGA采用了邏輯單元陣列LCA（Logic Cell Array）這樣一個新概念，內(nèi)部包括可 [ 查看詳細(xì) ]