首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> fpga-to-asic

fpga-to-asic 文章 最新資訊

基于FPGA的人工神經(jīng)網(wǎng)絡(luò)系統(tǒng)的實現(xiàn)方法

  • 摘要：為了改變?nèi)斯ど窠?jīng)網(wǎng)絡(luò)的研究僅僅局限于算法，只是在通用的串行或并行計算機上模擬實現(xiàn)的現(xiàn)狀，針對函數(shù)逼近問題，將BP神經(jīng)網(wǎng)絡(luò)的結(jié)構(gòu)分為3個模塊，采用VHDL語言完成對各個模塊的硬件描述，并使用Altera公司的Q
  • 關(guān)鍵字： FPGA  人工神經(jīng)  網(wǎng)絡(luò)系統(tǒng)  實現(xiàn)方法    

基于FPGA的自適應鎖相環(huán)設(shè)計

  • 摘要：利用鎖相環(huán)進行載波跟蹤是獲取本地載波的一種重要方法，針對鎖相環(huán)的噪聲性能和跟蹤速度不能同時達到最優(yōu)的限制，在鎖相環(huán)PLL中引入自適應模塊，根據(jù)環(huán)路所處的環(huán)境自適應對PLL環(huán)路參數(shù)做出調(diào)整。設(shè)計中利用仿
  • 關(guān)鍵字： FPGA  鎖相環(huán)    

直接數(shù)字頻率合成DDS原理及基于FPGA的實現(xiàn)

  • 直接數(shù)字頻率合成技術(shù)(DirectDigitalSynthesis，DDS)是一種從相位概念出發(fā)直接合成所需要的波形的新的...
  • 關(guān)鍵字： DDS  FPGA  數(shù)字通信系統(tǒng)  

基于FPGA的高速卷積的硬件設(shè)計實現(xiàn)

  • 基于FPGA的高速卷積的硬件設(shè)計實現(xiàn),　在數(shù)字信號處理領(lǐng)域，離散時間系統(tǒng)的輸出響應，可以直接由輸入信號與系統(tǒng)單位沖激響應的離散卷積得到。離散卷積在電子通信領(lǐng)域應用廣泛，是工程應用的基礎(chǔ)。如果直接在時域進行卷積，卷積過程中所必須的大量乘法和
  • 關(guān)鍵字： 設(shè)計  實現(xiàn)  硬件  高速  FPGA  基于  

基于單片機和FPGA的位移測量裝置的設(shè)計

  • 摘要：基于電感式傳感器測量磁芯位移的原理，以單片機和FPGA為控制中心，由DDS產(chǎn)生的正弦信號經(jīng)差分放大，并經(jīng)過差動變壓器的差分耦合，對兩路輸出信號放大整流后，采集數(shù)據(jù)，對所得的數(shù)據(jù)進行處理，實現(xiàn)了磁芯位
  • 關(guān)鍵字： 傳感器  LCD  單片機  FPGA  

用CPLD實現(xiàn)嵌入式平臺上的實時圖像增強

  • 用CPLD實現(xiàn)嵌入式平臺上的實時圖像增強, 提出了在嵌入式平臺上用CPLD實現(xiàn)實時圖像增強算法的解決方案,并加以實現(xiàn)#65377;重點討論了經(jīng)過改進的圖像增強算法以及使用CPLD實現(xiàn)的具體方法,介紹了所采用的嵌入式平臺的總體結(jié)構(gòu)#65377;

    通常,在擁有DSP或
  • 關(guān)鍵字： DSP  CPLD  FPGA  

實時視頻數(shù)據(jù)采集的FPGA實現(xiàn)

  • 摘 要： 介紹一種在工礦監(jiān)視系統(tǒng)中采用FPGA實現(xiàn)視頻數(shù)據(jù)實時采集和顯示的設(shè)計方案。系統(tǒng)中采用FPGA和視頻解碼器實現(xiàn)了高速連續(xù)的視頻數(shù)據(jù)采集與處理。處理后的視頻信號通過VGA格式轉(zhuǎn)換，可以在現(xiàn)場VGA顯示器
  • 關(guān)鍵字： FPGA  實時視頻  數(shù)據(jù)采集    

一種多光譜可見光遙感圖像壓縮系統(tǒng)設(shè)計

  • 摘要：為了實現(xiàn)多光譜可見光遙感圖像高質(zhì)量壓縮的要求，提出以JPEG2000壓縮標準為理論，將FPGA與專用壓縮芯片...
  • 關(guān)鍵字： 遙感圖像  JPEG2000  ADV212  FPGA  

基于ADSP-TS201S的多DSP并行系統(tǒng)設(shè)計

  • 基于ADSP-TS201S的多DSP并行系統(tǒng)設(shè)計,摘要：為滿足寬帶雷達信號處理對處理速度和實時性的要求，提出一種基于4片ADSP-TS201S的DSP并行系統(tǒng)設(shè)計。通過分析比較3種ADSP-TS2 01S的并行處理結(jié)構(gòu)，結(jié)合實際需求，采用外部總線共享與鏈路口混合耦合的多DSP并
  • 關(guān)鍵字： DSP  FPGA  

DDS原理及基于FPGA的實現(xiàn)

  • 本文主要介紹了DDS的原理及通過FPGA來實現(xiàn)。
  • 關(guān)鍵字： FPGA  DDS  原理    

基于FPGA的卷積碼的編/譯碼器設(shè)計

  • 卷積碼是Elias在1955年最早提出的，稍后，Wozencraft在1957年提出了一種有效譯碼方法，即序列譯碼。Massey在1...
  • 關(guān)鍵字： FPGA  卷積碼  維特比  軟件無線電  

多光譜可見光遙感圖像壓縮系統(tǒng)設(shè)計

  • 摘要：為了實現(xiàn)多光譜可見光遙感圖像高質(zhì)量壓縮的要求，提出以JPEG2000壓縮標準為理論，將FPGA與專用壓縮芯片ADV212相結(jié) 合的空間遙感圖像壓縮方法。該系統(tǒng)設(shè)計采用ADV212，通過小波變換及熵編碼實現(xiàn)對大數(shù)據(jù)量的空間
  • 關(guān)鍵字： RAM  FPGA  AD  

一種基于FPGA的信道化接收機的研究與設(shè)計

  • 現(xiàn)代電子戰(zhàn)場的電磁環(huán)境復雜多變，信號環(huán)境朝著密集化、復雜化、占用電磁頻譜寬帶化的方向發(fā)展。另一方面...
  • 關(guān)鍵字： 信道化接收機  FPGA  信道化  ADC  

短幀Turbo譯碼器的FPGA實現(xiàn)

  • 短幀Turbo譯碼器的FPGA實現(xiàn),　　Turbo碼雖然具有優(yōu)異的譯碼性能，但是由于其譯碼復雜度高，譯碼延時大等問題，嚴重制約了Turbo碼在高速通信系統(tǒng)中的應用。因此，如何設(shè)計一個簡單有效的譯碼器是目前Turbo碼實用化研究的重點。本文主要介紹了短幀
  • 關(guān)鍵字： 實現(xiàn)  FPGA  Turbo  短幀  
共6812條 306/455 |‹ « 304 305 306 307 308 309 310 311 312 313 » ›|

fpga-to-asic介紹

您好，目前還沒有人創(chuàng)建詞條fpga-to-asic!
歡迎您創(chuàng)建該詞條，闡述對fpga-to-asic的理解，并與今后在此搜索fpga-to-asic的朋友們分享。    創(chuàng)建詞條

熱門主題

FPGA-to-ASIC    樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473