fpga-to-asic 文章最新資訊

基于ARM和FPGA的線陣CCD測徑系統(tǒng)的設(shè)計(jì)

近幾年來，電線、電纜、光纖等產(chǎn)品的需求量大大增加，外徑尺寸的質(zhì)量控制成為許多生產(chǎn)廠家急需解決的問題。傳統(tǒng) ...
關(guān)鍵字： ARM FPGA 線陣CCD測徑系統(tǒng)

Altera在FPGA上導(dǎo)入光傳輸

　　LSI接口終于要實(shí)現(xiàn)“光纖”化了。美國阿爾特拉(Altera)公布了在FPGA中導(dǎo)入光纖接口的計(jì)劃。預(yù)定在2011年內(nèi)采用試制芯片進(jìn)行演示，2012年以后產(chǎn)品化。產(chǎn)品主要面向高清視頻傳輸、云計(jì)算、三維游戲以及高性能視頻監(jiān)控等用途。在這些產(chǎn)品中，除了主板上的LSI間布線外，還可廣泛地用于機(jī)殼內(nèi)布線等用途。　
關(guān)鍵字： Altera FPGA

優(yōu)化FIR數(shù)字濾波器的FPGA實(shí)現(xiàn)

摘要：基于提高速度和減少面積的理念，對傳統(tǒng)的FIR數(shù)字濾波器進(jìn)行改良?？紤]到FPGA的實(shí)現(xiàn)特點(diǎn)，研究并設(shè)計(jì)了采用Radix-2的Booth算法乘法器以及結(jié)合了CSA加法器和樹型結(jié)構(gòu)的快速加法器，并成功應(yīng)用于FIR數(shù)字濾波器的設(shè)
關(guān)鍵字： FPGA FIR 數(shù)字濾波器

第二代串行 RapidIO 和低成本、低功耗的 FPGA

過去，F(xiàn)PGA在系統(tǒng)設(shè)計(jì)中發(fā)揮了重要作用，但現(xiàn)在還需要新的性能，同時(shí)需要降低整個(gè)系統(tǒng)的構(gòu)建和運(yùn)營成本。功能豐富、低成本的FPGA實(shí)現(xiàn)了快速的產(chǎn)品上市時(shí)間與較短的投資回報(bào)周期，并且擁有能夠適應(yīng)不斷發(fā)展的標(biāo)準(zhǔn)的靈活性和性能。系統(tǒng)/設(shè)計(jì)工程師現(xiàn)在還擁有了一個(gè)令人興奮的、改進(jìn)的工具集來解決不斷演進(jìn)的信號(hào)處理市場的挑戰(zhàn)。
關(guān)鍵字： RapidIO FPGA 串行低功耗

FPGA在嵌入式系統(tǒng)中的開發(fā)方向

FPGA在嵌入式系統(tǒng)中的開發(fā)方向,早期的嵌入式系統(tǒng)一般是以通用處理器或單片機(jī)為核心，在外圍電路中加入存儲(chǔ)器、功率驅(qū)動(dòng)器、通信接口、顯示接口、人機(jī)輸入接口等外圍接口，再加上應(yīng)用軟件，有些還加上了嵌入式操作系統(tǒng)，從而構(gòu)成完整的系統(tǒng)。　　隨
關(guān)鍵字：方向開發(fā) 系統(tǒng) 嵌入式 FPGA

在賽靈思FPGA設(shè)計(jì)中保留可重復(fù)結(jié)果

　　滿足設(shè)計(jì)的時(shí)序要求本身已非易事，而要實(shí)現(xiàn)某項(xiàng)設(shè)計(jì)的整體時(shí)序具有完全可重復(fù)性有時(shí)候卻是不可能的任務(wù)。幸運(yùn)的是，設(shè)計(jì)人員可以借助有助于實(shí)現(xiàn)可重復(fù)時(shí)序結(jié)果的設(shè)計(jì)流程概念。影響最大的四個(gè)方面分別是 HDL 設(shè)計(jì)實(shí)踐、綜合優(yōu)化、平面布局和實(shí)施方案。　　就獲得可重復(fù)結(jié)果而言，資源利用和頻率要求都很高的設(shè)計(jì)是最大的挑戰(zhàn)。它們也是可重復(fù)結(jié)果流程需求最高的設(shè)計(jì)。得到可重復(fù)結(jié)果的第一步是在 HDL設(shè)計(jì)階段運(yùn)用設(shè)計(jì)合理的實(shí)踐。遵循出色的分層邊界實(shí)踐有助于保持邏輯整體性，而這在設(shè)計(jì)變更時(shí)有助于保持可重復(fù)結(jié)果。一條不錯(cuò)的規(guī)
關(guān)鍵字： Xilinx FPGA

基于賽靈思Virtex-5 FPGA的LTE仿真器實(shí)現(xiàn)

　　功能強(qiáng)大的可編程邏輯平臺(tái)使得Prisma Engineering公司能夠針對所有蜂窩網(wǎng)絡(luò)提供可重配置無線測試設(shè)備。長期演進(jìn)(LTE)是移動(dòng)寬帶的最3GPP標(biāo)準(zhǔn)，它打破了現(xiàn)有蜂窩網(wǎng)絡(luò)的固有模式。LTE與前代UMTS和GSM標(biāo)準(zhǔn)相比，除采用高頻譜效率的射頻技術(shù)外，其架構(gòu)還得到了大幅簡化。LTE系統(tǒng)的無線接入部分Node-B，是連接無線電和整個(gè)互聯(lián)網(wǎng)協(xié)議核心網(wǎng)絡(luò)之間的邊緣設(shè)備。這種架構(gòu)無法監(jiān)測和測試等效于UMTS中間鏈路上的元件。必須通過無線電接口，才能有效地測試LTE網(wǎng)絡(luò)元件。　　這正是Prisma
關(guān)鍵字： Xilinx FPGA Virtex-5

以基于賽靈思 FPGA 的硬件加速技術(shù)打造高速系統(tǒng)

　　設(shè)計(jì)人員時(shí)常需要通過增加計(jì)算能力或額外輸入（或兩者）延長現(xiàn)有的嵌入式系統(tǒng)的壽命。而可編程系統(tǒng)平臺(tái)在這里大有用武之地。我們曾經(jīng)希望用安全網(wǎng)絡(luò)連接功能升級一套網(wǎng)絡(luò)可編程系統(tǒng)。安全網(wǎng)絡(luò)連接功能需要加密才能運(yùn)行安全外殼 (SSH)、傳輸層安全 (TLS)、安全套接層(SSL) 或虛擬專用網(wǎng) (VPN) 等協(xié)議。這種安全需求與把各種系統(tǒng)接入因特網(wǎng)的需求同步增長，例如，為了啟用遠(yuǎn)程管理與分布式控制系統(tǒng)。　　因該領(lǐng)域仍在發(fā)展并且標(biāo)準(zhǔn)尚未固定，因此成本主要取決于一次性工程費(fèi)用。所以，F(xiàn)PGA 技術(shù)能實(shí)現(xiàn)最高價(jià)值。
關(guān)鍵字： Xilinx FPGA

賽靈思推出ISE 12.3設(shè)計(jì)套件，引入AMBA 4 AXI4 IP 核

　　ISE12.3增強(qiáng)PlanAhead 設(shè)計(jì)與分析控制臺(tái)，并進(jìn)一步優(yōu)化功耗，標(biāo)志著支持 AXI4 接口IP的推出，和即插即用FPGA 設(shè)計(jì)的實(shí)現(xiàn) 　　賽靈思公司（Xilinx, Inc. ）宣布推出 ISE® 12.3設(shè)計(jì)套件，這標(biāo)志著這個(gè)FPGA 行業(yè)領(lǐng)導(dǎo)者針對片上系統(tǒng)設(shè)計(jì)的互聯(lián)功能模塊，開始推出滿足AMBA® 4 AXI4 規(guī)范的IP核，以及用于提高生產(chǎn)力的 PlanAhead™ 設(shè)計(jì)和分析控制臺(tái)，同時(shí)還推出了用于降低了Spartan®-6 FPG
關(guān)鍵字： Xilinx FPGA ISE

手把手課堂:Xilinx FPGA設(shè)計(jì)時(shí)序約束指南

　　作為賽靈思用戶論壇的定期訪客，我注意到新用戶往往對時(shí)序收斂以及如何使用時(shí)序約束來達(dá)到時(shí)序收斂感到困惑。為幫助 FPGA設(shè)計(jì)新手實(shí)現(xiàn)時(shí)序收斂，讓我們來深入了解時(shí)序約束以及如何利用時(shí)序約束實(shí)現(xiàn)FPGA 設(shè)計(jì)的最優(yōu)結(jié)果。　　何為時(shí)序約束？　　為保證設(shè)計(jì)的成功，設(shè)計(jì)人員必須確保設(shè)計(jì)能在特定時(shí)限內(nèi)完成指定任務(wù)。要實(shí)現(xiàn)這個(gè)目的，我們可將時(shí)序約束應(yīng)用于連線中——從某 FPGA 元件到 FPGA 內(nèi)部或 FPGA 所在 PCB 上后續(xù)元件輸入的一條或多條路徑。　　在 FPGA 設(shè)計(jì)
關(guān)鍵字： Xilinx FPGA 設(shè)計(jì)時(shí)序

賽靈思變革生態(tài)系統(tǒng)加速可編程平臺(tái)主流應(yīng)用進(jìn)程

　　日前，全球可編程平臺(tái)領(lǐng)導(dǎo)廠商賽靈思公司（Xilinx, Inc. (NASDAQ:XLNX)）宣布，為建立新的 FPGA 應(yīng)用市場，賽靈思公司將通過其開放式平臺(tái)以及對業(yè)界重要標(biāo)準(zhǔn)的支持變革生態(tài)系統(tǒng)，推動(dòng)賽靈思聯(lián)盟計(jì)劃向縱深層次發(fā)展。作為該計(jì)劃的一部分，賽靈思將幫助 FPGA 用戶根據(jù)其具體的設(shè)計(jì)與開發(fā)要求更方便快捷地找到理想的合作伙伴，同時(shí)提升客戶與賽靈思聯(lián)盟計(jì)劃成員合作時(shí)的滿意度和質(zhì)量。　　賽靈思合作伙伴生態(tài)系統(tǒng)及聯(lián)盟高級總監(jiān) Dave Tokic 指出： “客戶開始越來
關(guān)鍵字： Xilinx ASIC ASSP

三大系列28nm器件成功融入主流高端ASIC和ASSP市場

　　自上世紀(jì)80年代中期FPGA作為1,500 ASIC等效門器件首次進(jìn)入市場以來，F(xiàn)PGA已經(jīng)取得了長足的發(fā)展。二十年后，隨著賽靈思新款7系列的推出，F(xiàn)PGA準(zhǔn)備實(shí)踐其曾經(jīng)的承諾，即在某天完全取代ASIC，成為電子行業(yè)的主流邏輯IC。隨著7系列FPGA的推出，通過更低的傳統(tǒng)上由ASIC和ASSP占據(jù)主要地位的中低批量應(yīng)用市場的總擁有成本，同時(shí)為大批量應(yīng)用市場提供等同的總擁有成本，賽靈思進(jìn)而從PLD生產(chǎn)商搖身一變成為了一流的邏輯IC供應(yīng)商。另外，這種總擁有成本上的優(yōu)勢與傳統(tǒng)上FPGA能夠加速產(chǎn)品面市和降低
關(guān)鍵字： Xilinx 28nm ASIC ASSP

[組圖]FPGA器件的在線配置方法

[組圖]FPGA器件的在線配置方法,引言
??在當(dāng)今變化的市場環(huán)境中，產(chǎn)品是否便于現(xiàn)場升級，是否便于靈活使用成為產(chǎn)品能否進(jìn)入市場的關(guān)鍵因素。在這種背景下，Altera公司的基于SRAM LUT結(jié)構(gòu)的FPGA器件得到了廣泛的應(yīng)用。雖然這些器件應(yīng)用廣泛，但由
關(guān)鍵字：配置方法在線器件 FPGA 組圖

一種用于數(shù)字下變頻的高階分布式FIR濾波器及FPGA實(shí)現(xiàn)

摘要：設(shè)計(jì)了一種用于數(shù)字下變頻的256階分布式FIR濾波器。通過分析分布式FIR濾器結(jié)構(gòu)給實(shí)現(xiàn)電路所需資源和...
關(guān)鍵字： FPGA FIR濾波器分布式算法

LXI總線數(shù)字化儀模塊設(shè)計(jì)

介紹了一種基于LXI總線數(shù)字化儀模塊的總體設(shè)計(jì)方案。該數(shù)字化儀模塊以FPGA和DSP作為采集控制和信號(hào)處理核心單元，兼容兩種標(biāo)準(zhǔn)頻率中頻信號(hào)的采集與數(shù)據(jù)處理，采用基于IEEE1588精密時(shí)鐘協(xié)議提供的時(shí)間基準(zhǔn)進(jìn)行精確定時(shí)觸發(fā)。軟件系統(tǒng)在Windows NT平臺(tái)上實(shí)現(xiàn)，開發(fā)了基于Lab Windows/CVI的虛擬儀器軟面板，保證了模塊運(yùn)行的穩(wěn)定性和人機(jī)界面的友好。本數(shù)字化儀模塊的特點(diǎn)在于該模塊在高性能FPGA的控制下實(shí)現(xiàn)兩種中頻信號(hào)采集，最高采樣頻率可達(dá)130 MHz，可靠性、穩(wěn)定性好，具有較好的實(shí)用價(jià)值
關(guān)鍵字： LXI總線 FPGA DSP IEEE1588 201104