首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁 >> 主題列表 >> fpga-to-asic

基于FPGA分布式算法的低通FIR濾波器的設(shè)計(jì)與實(shí)現(xiàn)

  • 0 引言

    傳統(tǒng)數(shù)字濾波器硬件的實(shí)現(xiàn)主要采用專用集成電路(ASIC)和數(shù)字信號(hào)處理器(DSP)來實(shí)現(xiàn)。FPGA內(nèi)部的功能塊中采用了SRAM的查找表(lo-ok up table，LUT)結(jié)構(gòu)，這種結(jié)構(gòu)特別適用于并行處理結(jié)構(gòu)，相對(duì)于傳統(tǒng)方法來
  • 關(guān)鍵字： FPGA  FIR  分布式算法  低通    

基于FPGA的數(shù)字頻率合成器設(shè)計(jì)與實(shí)現(xiàn)

  • 摘要：為了產(chǎn)生穩(wěn)定激勵(lì)信號(hào)的目的，采用Verilog硬件語言在FPGA上實(shí)現(xiàn)了數(shù)字頻率合成器的設(shè)計(jì)，該設(shè)計(jì)包括累加器、波形存儲(chǔ)器、AD轉(zhuǎn)換、低通濾波器等；對(duì)累加器、波形存儲(chǔ)器都進(jìn)行了仿真，并下載到FPGA中，經(jīng)A／D轉(zhuǎn)換
  • 關(guān)鍵字： FPGA  數(shù)字頻率合成器    

基于FPGA的自適應(yīng)數(shù)字傳感器設(shè)計(jì)

  • 摘要：高量程加速度傳感器在小信號(hào)的激勵(lì)下輸出在10 mV以內(nèi)，傳統(tǒng)測(cè)試系統(tǒng)的噪聲可能覆蓋如此小的電壓信號(hào)，使高量程的加速度傳感器無法測(cè)試小的加速度信號(hào)。針對(duì)這一問題提出了基于自動(dòng)增益切換控制理論的自適應(yīng)數(shù)字
  • 關(guān)鍵字： FPGA  數(shù)字  傳感器設(shè)計(jì)    

利用Maxim外設(shè)模塊加速FPGA原型設(shè)計(jì)、顯著降低成本

  • Maxim Integrated Products (NASDAQ: MXIM)推出能夠直接插入符合Digilent? Pmod?標(biāo)準(zhǔn)的任意FPGA/CPU擴(kuò)展端口的15個(gè)外設(shè)模塊套裝。簡(jiǎn)單的連接操作和便利的軟件集成可加速原型開發(fā)進(jìn)度，實(shí)現(xiàn)從概念至設(shè)計(jì)方案的快速移植。這套模塊的價(jià)格極具競(jìng)爭(zhēng)力，即使在預(yù)算最緊張的情況下，也可以采用先進(jìn)的高性能IC進(jìn)行方案測(cè)試。
  • 關(guān)鍵字： Maxim  FPGA  

賽靈思推出符合PCI- E 3.0標(biāo)準(zhǔn)的集成模塊

  • All Programmable FPGA、SoC和3D IC的全球領(lǐng)先企業(yè)賽靈思公司(Xilinx, Inc. (NASDAQ:XLNX) )宣布推出針對(duì)采用Virtex?-7 FPGA 集成模塊設(shè)計(jì)的全新解決方案， 該集成模塊可支持PCI Express (簡(jiǎn)稱PCI-E) 3.0 x8標(biāo)準(zhǔn)和 DDR3 外部存儲(chǔ)器，能為開發(fā)人員提供立即啟動(dòng)基于PCI-E 3.0的設(shè)計(jì)所需的全部構(gòu)建模塊。
  • 關(guān)鍵字： 賽靈思  FPGA  Virtex-7  

基于FPGA+嵌入式處理器的違章車輛視頻檢測(cè)系統(tǒng)

  • 基于FPGA+嵌入式處理器的違章車輛視頻檢測(cè)系統(tǒng),0 引 言隨著我國(guó)經(jīng)濟(jì)的發(fā)展，機(jī)動(dòng)車輛不斷地增長(zhǎng)，現(xiàn)有道路等硬件設(shè)施的增長(zhǎng)已經(jīng)滿足不了日益膨脹的交通問題，智能交通系統(tǒng)（Intelligent Transportation System,ITS）越來越受重視。所謂智能交通系統(tǒng)（ITS）就是將先
  • 關(guān)鍵字： 車輛  視頻  檢測(cè)系統(tǒng)  違章  處理器  FPGA  嵌入式  基于  

基于FPGA的TFTLCD快檢信號(hào)源的實(shí)現(xiàn)

  • 0　引言目前,液晶顯示行業(yè)得到迅速的發(fā)展,但由于液晶模塊的生產(chǎn)不可能達(dá)到100%的成品率,或多或少地存在缺陷,目前在TFT模塊的生產(chǎn)工藝中就有可能產(chǎn)生點(diǎn)缺陷和線缺陷等。為了及早對(duì)產(chǎn)品的質(zhì)量進(jìn)行檢測(cè),液晶測(cè)試儀器成為
  • 關(guān)鍵字： TFTLCD  FPGA  信號(hào)源    

富士通半導(dǎo)體交付55nm創(chuàng)新方案

  • 　　解本土IC設(shè)計(jì)之“渴” 　　近來中國(guó)IC市場(chǎng)的最重磅新聞要屬大小“M”——臺(tái)灣聯(lián)發(fā)科(MTK)和晨星半導(dǎo)體(MStar)宣布合并?！癕兄弟”的聯(lián)手對(duì)已跨入“1億美元俱樂部”的少數(shù)剛崛起的大陸本土IC設(shè)計(jì)公司帶來很大的競(jìng)爭(zhēng)壓力，而原本就缺資金、缺平臺(tái)、缺資源的本土小型和微型IC廠商的生存空間更加令人堪憂。 　　正如富士通半導(dǎo)體ASIC/COT業(yè)務(wù)市場(chǎng)部副經(jīng)理劉哲女士在不久前閉幕的&
  • 關(guān)鍵字： IC  富士通  半導(dǎo)體  ASIC/COT  

基于高速串行BCD碼除法的數(shù)字頻率計(jì)的設(shè)計(jì)

賽靈思異構(gòu)3D FPGA難在哪兒

  • 不久前，All Programmable技術(shù)和器件的企業(yè)——賽靈思公司（Xilinx）正式發(fā)貨 Virtex-7 H580T FPGA—全球首款3D異構(gòu)All Programmable產(chǎn)品。 Virtex-7 HT采用賽靈思的堆疊硅片互聯(lián) (SSI)技術(shù)，是提供業(yè)界帶寬最高的FPGA，可提供多達(dá)16個(gè)28 Gbps收發(fā)器和72個(gè)13.1 Gbps收發(fā)器，也是能滿足關(guān)鍵Nx100G和400G線路卡應(yīng)用功能要求的單芯片解決方案。 為此，本刊訪問了該公司負(fù)責(zé)人，澄
  • 關(guān)鍵字： Xilinx  賽靈思  3D  FPGA  all programmable  異構(gòu)  

一種基于ARM和FPGA的可重構(gòu)MAC協(xié)議設(shè)計(jì)

  • 一種基于ARM和FPGA的可重構(gòu)MAC協(xié)議設(shè)計(jì),摘要：為了在實(shí)際信道條件下研究Ad Hoc網(wǎng)絡(luò)MAC協(xié)議，克服商業(yè)網(wǎng)卡芯片和理論仿真等帶來的局限性，搭建了基于ARM和FPGA相結(jié)合的硬件平臺(tái)，設(shè)計(jì)與實(shí)現(xiàn)了基于CSMA／CA的可重構(gòu)MAC協(xié)議，并進(jìn)行了仿真測(cè)試，驗(yàn)證了該協(xié)議設(shè)
  • 關(guān)鍵字： 協(xié)議  設(shè)計(jì)  MAC  重構(gòu)  ARM  FPGA  基于  

用Synplify Premier加快FPGA設(shè)計(jì)時(shí)序收斂

  • 傳統(tǒng)的綜合技術(shù)越來越不能滿足當(dāng)今采用 90 納米及以下工藝節(jié)點(diǎn)實(shí)現(xiàn)的非常大且復(fù)雜的 FPGA 設(shè)計(jì)的需求了。問題是傳統(tǒng)的 FPGA 綜合引擎是基于源自 ASIC 的方法，如底層規(guī)劃、區(qū)域內(nèi)優(yōu)化 (IPO,In-place Optimization) 以
  • 關(guān)鍵字： Synplify  Premier  FPGA  時(shí)序收斂    

基于FPGA的IRIG-B(DC)碼解碼

  • 摘要：在分析了IRIG-B(DC)碼碼型特點(diǎn)的基礎(chǔ)上，提出了一種IRIG-B(DC)時(shí)間碼解碼的設(shè)計(jì)方法。該方法由少量外圍電路與一片現(xiàn)場(chǎng)可編程門陣列(FPGA)芯片組成，來實(shí)現(xiàn)對(duì)IRG-B(DC)碼的解碼、1 PPS信號(hào)輸出、實(shí)時(shí)時(shí)間顯示以
  • 關(guān)鍵字： IRIG-B  FPGA  DC  解碼    

基于FPGA和FLASH ROM的圖像信號(hào)發(fā)生器設(shè)計(jì)

  • 摘要：以XC2V1500-FPGA為硬件架構(gòu)，設(shè)計(jì)了一種圖像信號(hào)發(fā)生器，作為自適應(yīng)光學(xué)系統(tǒng)波前處理機(jī)的信號(hào)源，為波前處理機(jī)的調(diào)試和算法驗(yàn)證提供支持。系統(tǒng)采用大容量的NAND型FLASH存儲(chǔ)數(shù)據(jù)，存儲(chǔ)容量為1 GB。圖像數(shù)據(jù)通過
  • 關(guān)鍵字： FLASH  FPGA  ROM  圖像信號(hào)發(fā)生器    

單片機(jī)與FPGA實(shí)現(xiàn)等精度頻率測(cè)量和IDDS技術(shù)設(shè)計(jì)方案

  • O.引言本系統(tǒng)利用單片機(jī)和FPGA有效的結(jié)合起來共同實(shí)現(xiàn)等精度頻率測(cè)量和IDDS技術(shù)，發(fā)揮各自的優(yōu)點(diǎn)，使設(shè)計(jì)變得 ...
  • 關(guān)鍵字： 單片機(jī)  FPGA  頻率測(cè)量  IDDS技術(shù)  
共6771條 226/452 |‹ « 224 225 226 227 228 229 230 231 232 233 » ›|

fpga-to-asic介紹

您好，目前還沒有人創(chuàng)建詞條fpga-to-asic!
歡迎您創(chuàng)建該詞條，闡述對(duì)fpga-to-asic的理解，并與今后在此搜索fpga-to-asic的朋友們分享。    創(chuàng)建詞條

熱門主題

FPGA-to-ASIC    樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473