首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
EEPW首頁 >> 主題列表 >> fpga-to-asic

可穿戴醫(yī)療半導(dǎo)體應(yīng)用方案

  •   中國人口老齡化進(jìn)程正持續(xù)加快中:據(jù)聯(lián)合國2010年的世界人口展望,2010年中國60歲以上人口所占百分比為12.3%,預(yù)計(jì)到2030年將增至24.4%,到2050年甚至將達(dá)33.9%。同時,隨著人們生活水準(zhǔn)的提高,預(yù)期壽命越來越長,將會更加注重醫(yī)療及保健,門診/家中保健將越來越普遍。而且,人口老齡化或許將催生更高的心臟病、糖尿病、氣喘的發(fā)病率,再加上中國政府計(jì)畫實(shí)現(xiàn)全民醫(yī)保等等,中國的醫(yī)療設(shè)備行業(yè)將會持續(xù)發(fā)展。   目前中國醫(yī)療設(shè)備市場分散,且僅由少數(shù)大型醫(yī)療設(shè)備公司如邁瑞、金科威、歐姆龍等主導(dǎo),市
  • 關(guān)鍵字: ASIC  半導(dǎo)體  

Altera推出新套件加速FPGA和SoC設(shè)計(jì)

  •   Altera推出Quartus II軟體新套件--Spectra-Q。以提高下一代可程式化元件的設(shè)計(jì)效能,縮短產(chǎn)品面市時間。新產(chǎn)品能縮短編譯時間,提供通用、快速追蹤設(shè)計(jì)輸入和置入式IP整合特性,令采用現(xiàn)場可編程閘陣列(FPGA)和系統(tǒng)單晶片(SoC)的設(shè)計(jì)快馬加鞭,使用者可在更高抽象層級上設(shè)計(jì)與實(shí)現(xiàn),大幅縮短設(shè)計(jì)時間。   Altera軟體和IP市場資深總監(jiān)Alex Grbic表示,F(xiàn)PGA和SoC具有數(shù)百萬個邏輯單元的元件,支援幾百種介面的通訊協(xié)定,提供新的硬式核心功能模組,提高元件的功能,因此須
  • 關(guān)鍵字: Altera  FPGA  

Altera經(jīng)過認(rèn)證的28 nm FPGA、SoC和工具流加速IEC 61508兼容設(shè)計(jì)

  •   Altera公司(NASDAQ: ALTR)今天宣布,為使用Altera現(xiàn)場可編程門陣列(FPGA)的系統(tǒng)設(shè)計(jì)人員提供最新版本的工業(yè)功能安全數(shù)據(jù)套裝(第3版)。安全套裝提供TÜV Rheinland認(rèn)證的工具流、IP和包括Cyclone V FPGA在內(nèi)的器件,使得支持IEC 61508的安全完整性等級3 (SIL3)的工業(yè)安全解決方案產(chǎn)品能夠更迅速面市。   在工業(yè)安全強(qiáng)制要求下,工業(yè)設(shè)備必須經(jīng)過認(rèn)證以確保承載安全功能的電氣、電子和可編程電子系統(tǒng)滿足工業(yè)標(biāo)準(zhǔn)安全指南。一般而言,這類產(chǎn)品必
  • 關(guān)鍵字: Altera  FPGA  

Altera經(jīng)過認(rèn)證的28 nm FPGA、SoC和工具流加速IEC 61508兼容設(shè)計(jì)

  •   Altera公司今天宣布,為使用Altera現(xiàn)場可編程門陣列(FPGA)的系統(tǒng)設(shè)計(jì)人員提供最新版本的工業(yè)功能安全數(shù)據(jù)套裝(第3版)。安全套裝提供TÜV Rheinland認(rèn)證的工具流、IP和包括Cyclone V FPGA在內(nèi)的器件,使得支持IEC 61508的安全完整性等級3 (SIL3)的工業(yè)安全解決方案產(chǎn)品能夠更迅速面市。   在工業(yè)安全強(qiáng)制要求下,工業(yè)設(shè)備必須經(jīng)過認(rèn)證以確保承載安全功能的電氣、電子和可編程電子系統(tǒng)滿足工業(yè)標(biāo)準(zhǔn)安全指南。一般而言,這類產(chǎn)品必須符合IEC 61508
  • 關(guān)鍵字: Altera  FPGA  

易于工程實(shí)現(xiàn)的脈沖信號實(shí)時測頻算法

  •   脈沖信號是現(xiàn)代雷達(dá)主要采用的信號形式,脈沖信號頻率測量是雷達(dá)偵察中不可或缺的環(huán)節(jié),對雷達(dá)對抗起著重要的作用。數(shù)字化處理是雷達(dá)對抗系統(tǒng)發(fā)展的趨勢之一,常用的數(shù)字測頻方法包括過零點(diǎn)檢測法、相位差分法、快速傅里葉變換( FFT)法和現(xiàn)代譜估計(jì)法。其中FFT法工程可實(shí)現(xiàn)性強(qiáng),實(shí)時性好,且適用于寬帶偵收,因此在工程中得到廣泛應(yīng)用。   本文以時寬較短( 0. 2~1μs)的正弦波脈沖信號為研究對象,分析了傳統(tǒng)FFT測頻法的不足之處,從工程應(yīng)用角度分析了提高測頻精度的改進(jìn)方法,并提出了基于FPGA的全數(shù)字
  • 關(guān)鍵字: 脈沖信號  FPGA  

小梅哥和你一起深入學(xué)習(xí)FPGA之?dāng)?shù)碼鐘(上)

  •   一、 實(shí)驗(yàn)?zāi)康?   實(shí)現(xiàn)數(shù)碼時鐘的功能,要求能夠進(jìn)行24時制時、分、秒的顯示,并能夠通過按鍵調(diào)整時間。   二、 實(shí)驗(yàn)原理   通過對系統(tǒng)時鐘進(jìn)行計(jì)數(shù),獲得1S的標(biāo)準(zhǔn)信號,再以該信號為基礎(chǔ),進(jìn)行時、分、秒的計(jì)數(shù),通過數(shù)碼管將該計(jì)數(shù)值顯示出來,即可實(shí)現(xiàn)數(shù)字鐘的功能。同時可以使用獨(dú)立按鍵對時、分、秒計(jì)數(shù)器的初始值進(jìn)行設(shè)置,即可實(shí)現(xiàn)時間的設(shè)定。   三、 硬件設(shè)計(jì)   本實(shí)驗(yàn)硬件電路簡單,用到了8個數(shù)碼管和4個獨(dú)立按鍵。硬件電路如下:        圖3-1 數(shù)字鐘電路   
  • 關(guān)鍵字: FPGA  數(shù)碼鐘  

14篇EMI(電磁干擾)的實(shí)際應(yīng)用案例和技術(shù)文獻(xiàn)

  •   電磁干擾(Electromagnetic Interference 簡稱EMI),直譯是電磁干擾。這是合成詞,我們應(yīng)該分別考慮"電磁"和"干擾"。是指電磁波與電子元件作用后而產(chǎn)生的干擾現(xiàn)象,有傳導(dǎo)干擾和輻射干擾兩種。傳導(dǎo)干擾是指通過導(dǎo)電介質(zhì)把一個電網(wǎng)絡(luò)上的信號耦合(干擾)到另一個電網(wǎng)絡(luò)。   電源技巧:一個小小的疏忽就會毀掉EMI性能   來自離線開關(guān)電源開關(guān)節(jié)點(diǎn)的100fF電容會導(dǎo)致超出規(guī)范要求的EMI簽名。這種電容量只需寄生元件便可輕松實(shí)現(xiàn),例如對漏極連
  • 關(guān)鍵字: FPGA  SMPS  

駿龍推出Altera MAX 10 FPGA的物聯(lián)網(wǎng)開發(fā)套件和電機(jī)驅(qū)動方案

  •   近日,技術(shù)分銷商駿龍科技公司發(fā)布了基于Altera MAX 10的“Mpression Odyssey(奧德賽)”物聯(lián)網(wǎng)開發(fā)套件和電機(jī)驅(qū)動方案?! AX 10 FPGA是Altera新的第10代產(chǎn)品成員之一(注:其他第10代產(chǎn)品是Arria 10和Stratix 10),采用55nm臺積電工藝制造。MAX10的定位介于CPLD(例如Altera的MAX V系列)與FPGA(例如Altera的低端FPGA—Cyclone V)之間,相比CPLD增加了Flash(閃存);相比Cyclone V缺少收發(fā)器
  • 關(guān)鍵字: 駿龍  FPGA  MCU  物聯(lián)網(wǎng)  201505  

基于FPGA的通用數(shù)控分頻器的設(shè)計(jì)與實(shí)現(xiàn)

  •   本文首先介紹了各種分頻器的實(shí)現(xiàn)原理,并在FPGA開發(fā)平臺上通過VHDL文本輸入和原理圖輸入相結(jié)合的方式,編程給出了仿真結(jié)果。最后通過對各種分頻的分析,利用層次化設(shè)計(jì)思想,綜合設(shè)計(jì)出了一種基于FPGA的通用數(shù)控分頻器,通過對可控端口的調(diào)節(jié)就能夠?qū)崿F(xiàn)不同倍數(shù)及占空比的分頻器。   1.引言   分頻器是數(shù)字系統(tǒng)中非常重要的模塊之一,被廣泛應(yīng)用于各種控制電路中。在實(shí)際中,設(shè)計(jì)人員往往需要將一個標(biāo)準(zhǔn)的頻率源通過分頻技術(shù)以滿足不同的需求。常見的分頻形式主要有:偶數(shù)分頻、奇數(shù)分頻、半整數(shù)分頻、小數(shù)分頻、分?jǐn)?shù)分
  • 關(guān)鍵字: FPGA  分頻器  

9種常見導(dǎo)航系統(tǒng)的設(shè)計(jì),軟硬件協(xié)同

  •   常見的GPS導(dǎo)航系統(tǒng)一般分為五種形式:手機(jī)式、PDA式、多媒體式、車載式、筆記本式。隨著智能手機(jī)的普及和PDA功能的手機(jī)化,前三種形式開始出現(xiàn)交叉。而車載式除了前面提到的與CD機(jī)頭集成在一起的產(chǎn)品外,許多車型原車自帶的GPS也屬于這種類型。而筆記本式產(chǎn)品在使用便捷性上受到一定的限制,除了一些發(fā)燒友外,很少有人將其用于汽車導(dǎo)航。   基于MCU的室外移動機(jī)器人組合導(dǎo)航定位系統(tǒng)   本文以低功耗MSP430F149為核心,設(shè)計(jì)了能夠同時實(shí)現(xiàn)衛(wèi)星導(dǎo)航(GNSS)接收機(jī)、慣性測量單元(IMU)、氣壓高度等
  • 關(guān)鍵字: FPGA  GPS  

電子產(chǎn)品設(shè)計(jì)初期的EMC設(shè)計(jì)考慮

  •   隨著產(chǎn)品復(fù)雜性和密集度的提高以及設(shè)計(jì)周期的不斷縮短,在設(shè)計(jì)周期的后期解決電磁兼容性(EMC)問題變得越來越不切合實(shí)際。在較高的頻率下,你通常用來計(jì)算EMC的經(jīng)驗(yàn)法則不再適用,而且你還可能容易誤用這些經(jīng)驗(yàn)法則。結(jié)果,70% ~ 90%的新設(shè)計(jì)都沒有通過第一次EMC測試,從而使后期重設(shè)計(jì)成本很高,如果制造商延誤產(chǎn)品發(fā)貨日期,損失的銷售費(fèi)用就更大。為了以低得多的成本確定并解決問題,設(shè)計(jì)師應(yīng)該考慮在設(shè)計(jì)過程中及早采用協(xié)作式的、基于概念分析的EMC仿真。   較高的時鐘速率會加大滿足電磁兼容性需求的難度。在千
  • 關(guān)鍵字: EMC  ASIC  

美高森美發(fā)布高性能 SmartFusion2 SoC FPGA雙軸電機(jī)控制套件

  •   致力于在電源、安全、可靠和性能方面提供差異化半導(dǎo)體技術(shù)方案的領(lǐng)先供應(yīng)商美高森美公司(Microsemi Corporation) 宣布提供帶有模塊化電機(jī)控制IP集和參考設(shè)計(jì)的SmartFusion2™ SoC FPGA雙軸電機(jī)控制套件。這款套件使用單一SoC FPGA器件來簡化電機(jī)控制設(shè)計(jì),可加快上市速度并可擴(kuò)展用于工業(yè)、航空航天和國防等多個行業(yè),典型應(yīng)用包括工廠和過程自動化、機(jī)器人、運(yùn)輸、航空電子和國防電機(jī)控制平臺。這款SoC器件集成了多個系統(tǒng)功能,有助于降低總體運(yùn)營成本。   Sma
  • 關(guān)鍵字: Microsemi  FPGA  

迎接可穿戴設(shè)備時代的設(shè)計(jì)挑戰(zhàn)

  •   可穿戴電子設(shè)備對設(shè)計(jì)工程師提出了前所未有的挑戰(zhàn)—設(shè)計(jì)工程師需要在沒有專用芯片組或標(biāo)準(zhǔn)化架構(gòu)的情況下創(chuàng)建智能、緊湊和多功能的產(chǎn)品。由于專用芯片組(標(biāo)準(zhǔn)化架構(gòu))的缺失,設(shè)計(jì)工程師需要在可穿戴產(chǎn)品中使用為移動和手持應(yīng)用設(shè)計(jì)的器件和互連技術(shù)。   如何在兩個不相關(guān)的器件之間實(shí)現(xiàn)數(shù)字與模擬“鴻溝”的橋接是一個不小的設(shè)計(jì)挑戰(zhàn),而這對于有嚴(yán)格空間和功耗限制的可穿戴設(shè)備來說更是難上加難。同時,發(fā)展迅速的市場要求設(shè)計(jì)工程師緊跟消費(fèi)者不斷變化的需求,快速升級現(xiàn)有產(chǎn)品的功能并推出全新的
  • 關(guān)鍵字: 可穿戴設(shè)備  ASIC  

LEON處理器的開發(fā)應(yīng)用技術(shù)文獻(xiàn)及案例匯總

  •   LEON是一款32位RISC處理器,支持SPARC V8指令集,由歐洲航天總局旗下的Gaisler Research開發(fā)、維護(hù),目的是擺脫歐空局對美國航天級處理器的依賴。LEON的主要產(chǎn)品線包括Leon2、Leon3、Leon4。   LEON3開源軟核處理器動態(tài)圖像邊緣檢測SoC設(shè)計(jì)   本文采用局部熵邊緣檢測算法,將圖像采集,邊緣檢測和圖像顯示三個部分封裝設(shè)計(jì)為IP(Intellectual Property)核,通過AMBA APB總線嵌入到LEON3的經(jīng)典SoC架構(gòu)中。實(shí)現(xiàn)了多路數(shù)據(jù)并行處
  • 關(guān)鍵字: ASIC  SPARC   

LEON2應(yīng)用于數(shù)字機(jī)頂盒CPU的FPGA仿真

  •   采用免費(fèi)軟核LEON2作為數(shù)字機(jī)頂盒的CPU可以降低產(chǎn)品成本。為了使LEON2軟核能更快更好地應(yīng)用于數(shù)字機(jī)頂盒,選擇先在FPGA開發(fā)板上建立基于LEON2處理器的一個原型,通過這個原型對硬件性能進(jìn)行仿真,并且還可以在線修改程序,這樣就很容易驗(yàn)證系統(tǒng)的性能,加速軟件開發(fā)調(diào)試流程。經(jīng)過在FPGA開發(fā)板上的仿真,對基于LEON2的系統(tǒng)測試取得了預(yù)期的效果。   0 引 言   近年來,隨著數(shù)字多媒體業(yè)務(wù)和Internet網(wǎng)絡(luò)的迅速發(fā)展,新型數(shù)字機(jī)頂盒可以有效利用我國巨大的有線電視網(wǎng)絡(luò)資源,完成視頻點(diǎn)播、
  • 關(guān)鍵字: LEON2  FPGA  
共6771條 129/452 |‹ « 127 128 129 130 131 132 133 134 135 136 » ›|

fpga-to-asic介紹

您好,目前還沒有人創(chuàng)建詞條fpga-to-asic!
歡迎您創(chuàng)建該詞條,闡述對fpga-to-asic的理解,并與今后在此搜索fpga-to-asic的朋友們分享。    創(chuàng)建詞條

熱門主題

FPGA-to-ASIC    樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473