首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> fpga：quartusⅡ

萊迪思推出升級版HDR-60攝像機(jī)開發(fā)套件

  • 萊迪思半導(dǎo)體公司(NASDAQ: LSCC)在2月28日至3月1日于德國紐倫堡舉辦的嵌入式世界展上，宣布發(fā)布升級版萊迪思HDR-60攝像機(jī)開發(fā)套件，新增加了Helion的圖形用戶界面(GUI)。
  • 關(guān)鍵字： 萊迪思  FPGA  HDR-60  

基于FPGA動態(tài)背光源及其驅(qū)動電路設(shè)計

  • 摘要：LCD 顯示離不開背光源的輔助，而現(xiàn)在絕大多數(shù)顯示器采用恒定亮度背光源，存在顯示效果動態(tài)模糊以及低對比度等問題，并且耗能也較為嚴(yán)重。文章著重敘述一種基于視頻內(nèi)容逐幀分析，然后選擇最佳背光亮度的一種由
  • 關(guān)鍵字： 驅(qū)動  電路設(shè)計  及其  光源  FPGA  動態(tài)  基于  

基于FPGA的慣導(dǎo)組合數(shù)據(jù)采集及控制系統(tǒng)設(shè)計

  • 摘要：利用FPGA并行處理的特點(diǎn)及其豐富的I／O接口，在此設(shè)計了一種針對捷聯(lián)慣導(dǎo)系統(tǒng)的組合數(shù)據(jù)采集和控制系統(tǒng)。該系統(tǒng)能夠?qū)崟r采集慣導(dǎo)系統(tǒng)所需的IMU和GPS數(shù)據(jù)，能夠根據(jù)需要產(chǎn)生任意占空比的PWM控制信號，該系統(tǒng)預(yù)留
  • 關(guān)鍵字： FPGA  組合  數(shù)據(jù)采集  控制系統(tǒng)設(shè)計    

基于DSP和FPGA的導(dǎo)航計算機(jī)系統(tǒng)設(shè)計

  • 基于DSP和FPGA的導(dǎo)航計算機(jī)系統(tǒng)設(shè)計,摘要：為提高導(dǎo)航的精度和實(shí)時性，設(shè)計了基于DSP和FPGA的導(dǎo)航計算機(jī)模塊，成功實(shí)現(xiàn)了低成本、小型化的捷聯(lián)慣性導(dǎo)航系統(tǒng)。通過描述硬件的設(shè)計原理和軟件的框架及流程，簡要介紹了系統(tǒng)的設(shè)計和實(shí)現(xiàn)方法。經(jīng)驗(yàn)證，該系統(tǒng)
  • 關(guān)鍵字： 計算機(jī)系  設(shè)計  導(dǎo)航  FPGA  DSP  基于  

首期XUP-Digilent TTP課程培訓(xùn)圓滿結(jié)束

  • XUP(Xilinx大學(xué)計劃部)攜手Digilent China(上海德致倫)于2012年3月4日，在上海浦東軟件大廈Xilinx上海分公司舉辦首期TTP(Target Teaching Platform)課程培訓(xùn)。
  • 關(guān)鍵字： Digilent  FPGA  

MATHWORKS推出基于MATLAB生成HDL代碼的產(chǎn)品

  • MathWorks近日宣布推出HDL Coder，該產(chǎn)品支持MATLAB 自動生成 HDL 代碼，允許工程師利用廣泛應(yīng)用的 MATLAB 語言實(shí)現(xiàn) FPGA 和 ASIC 設(shè)計。MathWorks還宣布推出了HDL Verifier，該產(chǎn)品包含用于測試 FPGA 和 ASIC 設(shè)計的 FPGA 硬件在環(huán)功能。有了這兩個產(chǎn)品，MathWorks現(xiàn)在可提供利用 MATLAB 和 Simulink 進(jìn)行 HDL 代碼生成和驗(yàn)證的能力。
  • 關(guān)鍵字： MathWorks  FPGA  HDL  

Altera舉行世界上第一款光FPGA技術(shù)演示

  • 為創(chuàng)新設(shè)計和構(gòu)建需要大量帶寬的應(yīng)用，Altera公司(NASDAQ: ALTR)今天宣布，在世界上首次演示公司的光FPGA技術(shù)。與Avago技術(shù)公司聯(lián)合開發(fā)，這一演示展示了Altera的光互連可編程器件怎樣大幅度提高互連帶寬，同時減小系統(tǒng)復(fù)雜度，降低功耗和價格。這一技術(shù)演示是Altera公司最近的系列創(chuàng)新之一，這些創(chuàng)新包括，業(yè)界為FPGA開發(fā)的第一個OpenCL程序，以及28-Gbps收發(fā)器技術(shù)，實(shí)現(xiàn)了業(yè)界最高數(shù)據(jù)速率以及優(yōu)異的信號完整性。Altera于上一季度在部分用戶中進(jìn)行演示，并將于2012年3月6
  • 關(guān)鍵字： Altera  FPGA  

大型FPGA設(shè)計中的多時鐘設(shè)計策略

  • 利用FPGA實(shí)現(xiàn)大型設(shè)計時，可能需要FPGA具有以多個時鐘運(yùn)行的多重數(shù)據(jù)通路，這種多時鐘FPGA設(shè)計必須特別小心，需要注意最大時鐘速率、抖動、最大時鐘數(shù)、異步時鐘設(shè)計和時鐘/數(shù)據(jù)關(guān)系。設(shè)計過程中最重要的一步是確定要
  • 關(guān)鍵字： FPGA  大型  策略  多時鐘    

一種用于FPGA互聯(lián)資源測試的新方法

  • 摘要：以基于靜態(tài)隨機(jī)存儲器(SRAM)的現(xiàn)場可編程門陣列(FPGA)為例，在傳統(tǒng)的三次測試方法的基礎(chǔ)上提出了一種新穎的針對FPGA互聯(lián)資源的測試方法。該方法運(yùn)用了層次化的思想，根據(jù)開關(guān)矩陣中可編程互聯(lián)點(diǎn)(PIP)兩端連線資
  • 關(guān)鍵字： FPGA  互聯(lián)  方法  資源測試    

基于FPGA的超級電容均壓及充放電設(shè)計

  • 摘要：由于超級電容器單體性能參數(shù)的離散性，當(dāng)多個單體串聯(lián)組成電容器組時，在充放電過程中容易造成過充或過放現(xiàn)象，嚴(yán)重危害超級電容器的使用壽命。文中提出以FPGA為檢測、控制單元，對電容進(jìn)行有效地充放電控制，
  • 關(guān)鍵字： FPGA  超級電容  充放電    

Xilinx FPGA 配置電路分類

  • FPGA配置電路可以看成用戶設(shè)計和硬件電路之間的連接紐帶，最終目的是在一定外部條件下，準(zhǔn)確快速地實(shí)現(xiàn)FPGA系統(tǒng)配置。在FPGA的配置系統(tǒng)中，軟件編程由FPGA提供商提供，設(shè)計人員要掌握其操作方法，將配置數(shù)據(jù)從PC加載
  • 關(guān)鍵字： Xilinx  FPGA  配置電路  分類    

一種基于FPGA的數(shù)字秒表設(shè)計方法

  • 摘要：文中介紹了一種基于FPGA的數(shù)字秒表設(shè)計方法。采用VHDL硬件描述語言，運(yùn)用ModelSim等EDA仿真工具。該設(shè)計具有外圍電路少、集成度高、可靠性強(qiáng)等優(yōu)點(diǎn)。最后經(jīng)實(shí)驗(yàn)驗(yàn)證，該數(shù)字秒表計時準(zhǔn)確，輸入信號能準(zhǔn)確控制秒
  • 關(guān)鍵字： FPGA  數(shù)字秒表  設(shè)計方法    

基于FPGA的高壓交聯(lián)電纜測試電源的研制

  • 摘要：分析了串聯(lián)諧振的原理并通過推導(dǎo)得出諧振電容兩端電壓的關(guān)系式，結(jié)合目前國內(nèi)高壓電纜耐壓測試的發(fā)展現(xiàn)狀，證明了變頻串聯(lián)諧振試驗(yàn)方法的優(yōu)越性。對于控制部分，利用現(xiàn)場可編程門陣列(FPCA)實(shí)現(xiàn)了自動頻率跟蹤
  • 關(guān)鍵字： 測試  電源  研制  電纜  交聯(lián)  FPGA  高壓  基于  

賽靈思宣布業(yè)界首款28nm FPGA開始量產(chǎn)

  • 全球可編程平臺領(lǐng)導(dǎo)廠商賽靈思公司(Xilinx, Inc.(NASDAQ: XLNX))今日宣布行業(yè)第一個28nm FPGA器件已經(jīng)針對主要客戶開始量產(chǎn)， 該發(fā)布再次為行業(yè)樹起了另一個重要里程碑。Kintex?-7 FPGA的正式量產(chǎn)，是賽靈思以可編程邏輯器件(PLD)行業(yè)歷史最快速度交付新產(chǎn)品的出色執(zhí)行中， 繼已成功交付數(shù)以千計的最新7系列產(chǎn)品樣片之后， 再次邁出的嶄新一步。這一成就使賽靈思的客戶能夠比以往任何時候都更快地開始投產(chǎn)他們自己的產(chǎn)品， 同時也能比以往任何時候更快地滿足他們客戶的需求。
  • 關(guān)鍵字： 賽靈思  FPGA  

FPGA/CPLD常用的四種設(shè)計方法

  • FPGA/CPLD常用的四種設(shè)計方法,FPGA/CPLD的設(shè)計思想與技巧是一個非常大的話題，本文僅介紹一些常用的設(shè)計思想與技巧，包括乒乓球操作、串并轉(zhuǎn)換、流水線操作和數(shù)據(jù)接口的同步方法。希望本文能引起工程師們的注意，如果能有意識地利用這些原則指導(dǎo)日
  • 關(guān)鍵字： 方法  設(shè)計  常用  FPGA/CPLD  
共6386條 236/426 |‹ « 234 235 236 237 238 239 240 241 242 243 » ›|

fpga：quartusⅡ介紹

您好，目前還沒有人創(chuàng)建詞條fpga：quartusⅡ!
歡迎您創(chuàng)建該詞條，闡述對fpga：quartusⅡ的理解，并與今后在此搜索fpga：quartusⅡ的朋友們分享。    創(chuàng)建詞條

熱門主題

FPGA：QuartusⅡ    樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473