首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
EEPW首頁 >> 主題列表 >> fpga:quartusⅡ

基于FPGA 的UART 擴展總線設(shè)計和應(yīng)用

  • 摘要:現(xiàn)在嵌入式系統(tǒng)的功能越來越集合化,需要控制大量外設(shè)。外設(shè)模塊普遍采用UART作為通信接口,但是通常處理器都會自帶一個UART串口。實際應(yīng)用中一個串口往往不夠用,需要對系統(tǒng)進行擴展。本文所介紹的就是以FPGA為實
  • 關(guān)鍵字: FPGA  UART  總線設(shè)計    

基于FPGA的水聲信號采樣存儲系統(tǒng)設(shè)計

  • 摘要:為了提高水聲傳感器網(wǎng)絡(luò)通信系統(tǒng)試驗和算法研究的效率,水聲傳感器網(wǎng)絡(luò)節(jié)點需要具有水聲通信的原始波形數(shù)據(jù)的記錄功能。本文設(shè)計了一種水聲信號采樣存儲系統(tǒng),實現(xiàn)了數(shù)據(jù)變速率AD采集、數(shù)據(jù)環(huán)形存儲、數(shù)據(jù)連續(xù)
  • 關(guān)鍵字: FPGA  水聲信號  采樣  存儲    

基于FPGA的高精度時差測量系統(tǒng)設(shè)計

  • 摘要:在時差定位(TDOA)技術(shù)中,高精度的時差測量是準確定位的關(guān)鍵。針對這一需要, 提出一種基于FPGA 的高精度時差測量系統(tǒng)的實現(xiàn)方案。本系統(tǒng)的時差測算單元以Altera 公司Cyclone 系列的EP1C3T144 芯片為核心,并提
  • 關(guān)鍵字: FPGA  高精度  時差測量  系統(tǒng)設(shè)計    

基于FPGA的軟件無線電平臺設(shè)計

  • 0 引 言軟件無線電的出現(xiàn),是無線電通信從模擬到數(shù)字、從固定到移動后,由硬件到軟件的第三次變革。簡單地說,軟件無線電就是一種基于通用硬件平臺,并通過軟件可提供多種服務(wù)的、適應(yīng)多種標準的、多頻帶多模式的、可
  • 關(guān)鍵字: FPGA  軟件無線電  平臺設(shè)計    

基于EDA 技術(shù)(FPGA)的自動門控制系統(tǒng)設(shè)計

  • 引 言門和人類文明是孿生的,它伴隨著人類文明的發(fā)展而躍動。21 世紀的今天,門更加突出了安全理念,強調(diào)了有效性:有效地防范、通行、疏散,同時還突出了建筑藝術(shù)的理念,強調(diào)門與建筑以及周圍環(huán)境整體的協(xié)調(diào)、和諧
  • 關(guān)鍵字: FPGA  EDA  自動門  控制系統(tǒng)設(shè)計    

基于FPGA核心的數(shù)字化儀模塊設(shè)計

  • PXI總線是NI公司在計算機外設(shè)總線PCI的基礎(chǔ)上實現(xiàn)的新一代儀器總線,已經(jīng)成為業(yè)界開放式總線的標準,基于PXI總線的數(shù)字化儀模塊是現(xiàn)代測 試系統(tǒng)中重要的一種數(shù)據(jù)記錄與處理設(shè)備。設(shè)計一個雙通道12 bit/250 MHz采樣頻
  • 關(guān)鍵字: FPGA  核心  數(shù)字化儀  模塊設(shè)計    

Altera通過早期使用計劃,讓客戶提前了解面向FPGA的OpenCL效能優(yōu)勢

  •   Altera公司(NASDAQ: ALTR)今天發(fā)布其面向FPGA的OpenCL (開放計算語言)早期使用計劃(EAP),支持客戶提前了解Altera面向FPGA的OpenCL解決方案。采用這一開放標準,設(shè)計團隊可以在高級C語言框架中面向FPGA設(shè)計他們自己的系統(tǒng)和算法,大大簡化了FPGA的開發(fā)。作為EAP計劃的一部分,客戶能夠預先了解Altera的OpenCL解決方案,參加面向FPGA的OpenCL培訓課程,獲得相關(guān)資料,觀看其技術(shù)演示。   OpenCL是一種開放編程標準,能夠跨CPU、GPU和
  • 關(guān)鍵字: Altera  FPGA  OpenCL   

基于FPGA嵌入式系統(tǒng)的雷達信號模擬器設(shè)計

  • 摘 要: 結(jié)合FPGA嵌入式系統(tǒng)具有硬件電路高并行度和軟件編程控制簡單的特點,設(shè)計了一套基于FPGA嵌入式系統(tǒng)的雷達信號模擬器,能夠完成雷達中頻和視頻信號、雜波和干擾信號的模擬,實現(xiàn)雷達系統(tǒng)在不具備實際接收前端
  • 關(guān)鍵字: FPGA  嵌入式系統(tǒng)  雷達  信號模擬器    

基于FPGA在彈上信息處理機中的應(yīng)用

  • 引言信息處理機(圖1)用于完成導彈上多路遙測信息的采集、處理、組包發(fā)送。主要功能包括高速1553B總線的數(shù)據(jù)收發(fā) 、422接口設(shè)備的數(shù)據(jù)加載與檢測、多路數(shù)據(jù)融合和數(shù)據(jù)接收、處理、組包發(fā)送的功能。其中,總線數(shù)據(jù)和其
  • 關(guān)鍵字: FPGA  信息處理  中的應(yīng)用    

基于Spartan-3 FPGA的視頻采集系統(tǒng)設(shè)計

  • 引言視頻采集的主流實現(xiàn)方案有兩種:一是基于ASIC,該方案一般采用意法、AMD等公司的專用視頻處理芯片;二是基于DSP,主要采用TI、ADI等公司的DSP信號處理器。它們作為輔處理器,可在主CPU控制下進行視頻信號的采集壓
  • 關(guān)鍵字: Spartan  FPGA  視頻采集  系統(tǒng)設(shè)計    

NI基于FPGA的控制系統(tǒng)為智能電網(wǎng)電力電子系統(tǒng)帶來革新

基于FPGA的IRIG-B編碼器的設(shè)計

  • 我國靶場測量、工業(yè)控制、電力系統(tǒng)測量與保護、計算、通信、氣象等測試設(shè)備均采用國際標準IRIG-B格式的時間碼(簡稱B碼)作為時間同步標準。B碼是一種串行的時間格式,分為直流碼(DC碼)和交流碼(AC碼)兩種,其格式和碼
  • 關(guān)鍵字: IRIG-B  FPGA  編碼器    

基于FPGA的可復用通信接口設(shè)計

  • 摘要:集成電路設(shè)計越來越向系統(tǒng)級的方向發(fā)展,解決模塊間的接口問題顯得尤為重要。 SPI 串行總線是一種常用的標準接口,其使用簡單方便而且占用系統(tǒng)資源少,應(yīng)用相當廣泛。 本文將介紹一種新的通用的SPI 總線的FPGA
  • 關(guān)鍵字: FPGA  可復用  接口設(shè)計  通信    

基于FPGA的數(shù)字中頻接收和恢復系統(tǒng)設(shè)計

  • 摘要 介紹一種數(shù)字中頻恢復系統(tǒng),該系統(tǒng)分為光纖接收單元、FPGA核心單元和QDUC單元。光纖接收單元采用高速串行器/解串器TLK1501,完成高速串行數(shù)據(jù)的串行轉(zhuǎn)換。FPGA核心單元對數(shù)據(jù)進行解碼、檢驗、配置TLK1501和AD9
  • 關(guān)鍵字: FPGA  數(shù)字中頻  恢復系統(tǒng)    

IBERT在FPGA中的應(yīng)用

  • 摘要 IBERT即集成式比特誤碼率測試儀,是Xilinx專門用于具有高速串行接口的FPGA芯片的調(diào)試和交互式配置工具。文中介紹了IBTERT基本功能、實現(xiàn)原理,并結(jié)合實例闡述用IBTERT調(diào)試FPGA時的具體方法和調(diào)試步驟。
    關(guān)鍵詞
  • 關(guān)鍵字: IBERT  FPGA  中的應(yīng)用    
共6385條 210/426 |‹ « 208 209 210 211 212 213 214 215 216 217 » ›|

fpga:quartusⅡ介紹

您好,目前還沒有人創(chuàng)建詞條fpga:quartusⅡ!
歡迎您創(chuàng)建該詞條,闡述對fpga:quartusⅡ的理解,并與今后在此搜索fpga:quartusⅡ的朋友們分享。    創(chuàng)建詞條

熱門主題

FPGA:QuartusⅡ    樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473