首頁(yè)　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問(wèn)答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁(yè) >> 主題列表 >> fpga：quartusⅡ

256 級(jí)灰度顯示 - 基于FPGA的OLED真彩色顯示設(shè)計(jì)

  • 256 級(jí)灰度顯示 - 基于FPGA的OLED真彩色顯示設(shè)計(jì),摘要利用FPGA 控制模塊，設(shè)計(jì)了OLED 真彩色動(dòng)態(tài)圖像驅(qū)動(dòng)控制電路。介紹采用FPGA 實(shí)現(xiàn)OLED 外圍控制電路和256 級(jí)灰度的方法，并分析電路中模塊的作用及整個(gè)電路的工作過(guò)程。電路系統(tǒng)采用基于Altera 公司的FPGA技術(shù)進(jìn)行
  • 關(guān)鍵字： 顯示  彩色  設(shè)計(jì)  OLED  FPGA  基于  級(jí)灰度  

工程師分析實(shí)例，帶你走近Xilinx FPGA設(shè)計(jì)

  • 工程師分析實(shí)例，帶你走近Xilinx FPGA設(shè)計(jì),一.概述　　本文主要幫助大家熟悉利用ISE進(jìn)行Xilinx 公司FPGA 代碼開(kāi)發(fā)的基本流程。主要是幫助初學(xué)者了解和初步掌握 ISE 的使用，不需要 FPGA 的開(kāi)發(fā)基礎(chǔ)，所以對(duì)每個(gè)步驟并不進(jìn)行深入的討論。　　本文介紹的內(nèi)容從新
  • 關(guān)鍵字： FPGA  設(shè)計(jì)  Xilinx  走近  分析  實(shí)例  工程師  

采用FPGA與SRAM的大容量數(shù)據(jù)存儲(chǔ)的設(shè)計(jì)

  • 采用FPGA與SRAM的大容量數(shù)據(jù)存儲(chǔ)的設(shè)計(jì),1 前言　針對(duì)FPGA中內(nèi)部BlockRAM有限的缺點(diǎn)，提出了將FPGA與外部SRAM相結(jié)合來(lái)改進(jìn)設(shè)計(jì)的方法，并給出了部分VHDL程序。　　2 硬件設(shè)計(jì)　　這里將主要討論以Xilinx公司的FPGA(XC2S600E-6fg456)和ISSI公司的SRAM(IS61LV
  • 關(guān)鍵字： 存儲(chǔ)  設(shè)計(jì)  數(shù)據(jù)  大容量  FPGA  SRAM  采用  

采用上位機(jī)與FPGA開(kāi)發(fā)板的光纖通道接口適配器設(shè)計(jì)

  • 采用上位機(jī)與FPGA開(kāi)發(fā)板的光纖通道接口適配器設(shè)計(jì),隨著存儲(chǔ)技術(shù)的迅速發(fā)展，存儲(chǔ)容量得到了迅速的增長(zhǎng)，存儲(chǔ)系統(tǒng)的數(shù)據(jù)傳輸速度成為了主要的瓶頸。光纖的傳輸具有其速度上的優(yōu)勢(shì)，然而，在光纖傳輸要受到光纖通道接口的限制，因此光纖通道應(yīng)用于高速數(shù)據(jù)傳輸?shù)囊粋€(gè)關(guān)
  • 關(guān)鍵字： 接口  適配器  設(shè)計(jì)  通道  光纖  上位  FPGA  開(kāi)發(fā)  采用  

利用Java良好的移植特性的FPGA可編程嵌入式系統(tǒng)

  • 利用Java良好的移植特性的FPGA可編程嵌入式系統(tǒng),傳統(tǒng)的嵌入式產(chǎn)品只能實(shí)現(xiàn)某種特定的功能，不能滿足用戶可變的豐富多彩的應(yīng)用需求。為解決這個(gè)問(wèn)題，本文設(shè)計(jì)并實(shí)現(xiàn)了一種使用Java作為軟件平臺(tái)的基于FPGA的可編程嵌入式系統(tǒng)，以實(shí)現(xiàn)系統(tǒng)對(duì)多種本地應(yīng)用和網(wǎng)絡(luò)的支持
  • 關(guān)鍵字： 可編程  嵌入式  系統(tǒng)  FPGA  特性  Java  良好  移植  利用  

FPGA全局時(shí)鐘資源相關(guān)Xilinx器件原語(yǔ)及使用

  • FPGA全局時(shí)鐘資源相關(guān)Xilinx器件原語(yǔ)及使用,FPGA全局時(shí)鐘資源一般使用全銅層工藝實(shí)現(xiàn)，并設(shè)計(jì)了專用時(shí)鐘緩沖與驅(qū)動(dòng)結(jié)構(gòu)，從而使全局時(shí)鐘到達(dá)芯片內(nèi)部的所有可配置單元(CLB)、I/O單元(IOB)和選擇性塊RAM(Block Select RAM)的時(shí)延和抖動(dòng)都為最小。為了適應(yīng)復(fù)雜設(shè)
  • 關(guān)鍵字： Xilinx  器件  使用  相關(guān)  資源  全局  時(shí)鐘  FPGA  

FPGA/EPLD的自上而下設(shè)計(jì)方法及其優(yōu)缺點(diǎn)介紹

  • FPGA/EPLD的自上而下設(shè)計(jì)方法及其優(yōu)缺點(diǎn)介紹,FPGA/EPLD的自上而下(Top-Down)設(shè)計(jì)方法：　　傳統(tǒng)的設(shè)計(jì)手段是采用原理圖輸入的方式進(jìn)行的，如圖1所示。通過(guò)調(diào)用FPGA/EPLD廠商所提供的相應(yīng)物理元件庫(kù)，在電路原理圖中繪制所設(shè)計(jì)的系統(tǒng)，然后通過(guò)網(wǎng)表轉(zhuǎn)換產(chǎn)生某一特
  • 關(guān)鍵字： 缺點(diǎn)  介紹  及其  方法  自上而下  設(shè)計(jì)  FPGA/EPLD  

Altera推出最新IP內(nèi)核產(chǎn)品

  • Altera公司(NASDAQ: ALTR)日前宣布，推出40-Gbps以太網(wǎng)(40GbE)和100-Gbps以太網(wǎng)(100GbE)知識(shí)產(chǎn)權(quán)(IP)內(nèi)核產(chǎn)品。這些內(nèi)核能夠高效的構(gòu)建需要大吞吐量標(biāo)準(zhǔn)以太網(wǎng)連接的系統(tǒng)，包括，芯片至光模塊、芯片至芯片以及背板應(yīng)用等。
  • 關(guān)鍵字： Altera  FPGA  

如何采用FPGA方案實(shí)現(xiàn)數(shù)字顯示系統(tǒng)設(shè)計(jì)

  • 系統(tǒng)級(jí)芯片(SoC)解決方案被譽(yù)為半導(dǎo)體業(yè)最重要的發(fā)展之一，目前，從數(shù)字手機(jī)和數(shù)字電視等消費(fèi)類電子產(chǎn)品到高端通信LAN/WAN設(shè)備中，這一器件隨處可見(jiàn)。過(guò)去，為了創(chuàng)建此類嵌入式系統(tǒng)，設(shè)計(jì)工程師不得不在處理器、邏輯
  • 關(guān)鍵字： FPGA  方案  數(shù)字顯示  系統(tǒng)設(shè)計(jì)    

FPGA為車(chē)用微控制器提升設(shè)計(jì)靈活性

  • 在汽車(chē)電子中廣為采用的微控制器(MCU)正快速面臨時(shí)間和成本的壓力。使用MCU的主要優(yōu)勢(shì)一直以來(lái)都是lsquo;創(chuàng)造具有高性價(jià)比的高階系統(tǒng)整合rsquo;。然而，在此一優(yōu)勢(shì)之下，有一些與元件本身相關(guān)的潛在成本是超乎于其
  • 關(guān)鍵字： FPGA  車(chē)用  微控制器    

基于LabVIEW的FPGA模塊FIFO深度設(shè)定實(shí)現(xiàn)

  • 為了解決基于LabVIEWFPGA模塊的DMAFIFO深度設(shè)定不當(dāng)帶來(lái)的數(shù)據(jù)不連續(xù)問(wèn)題，結(jié)合LabVIEWFPGA的編程特點(diǎn)和DMA FIFO的工作原理，提出了一種設(shè)定FIFO深度的方法。對(duì)FIFO不同深度的實(shí)驗(yàn)表明，采用該方法設(shè)定的FIFO深度能夠
  • 關(guān)鍵字： LabVIEW  FPGA  FIFO  模塊    

基于FPGA分布式算法的低通FIR濾波器的設(shè)計(jì)與實(shí)現(xiàn)

  • 0 引言

    傳統(tǒng)數(shù)字濾波器硬件的實(shí)現(xiàn)主要采用專用集成電路(ASIC)和數(shù)字信號(hào)處理器(DSP)來(lái)實(shí)現(xiàn)。FPGA內(nèi)部的功能塊中采用了SRAM的查找表(lo-ok up table，LUT)結(jié)構(gòu)，這種結(jié)構(gòu)特別適用于并行處理結(jié)構(gòu)，相對(duì)于傳統(tǒng)方法來(lái)
  • 關(guān)鍵字： FPGA  FIR  分布式算法  低通    

基于FPGA的數(shù)字頻率合成器設(shè)計(jì)與實(shí)現(xiàn)

  • 摘要：為了產(chǎn)生穩(wěn)定激勵(lì)信號(hào)的目的，采用Verilog硬件語(yǔ)言在FPGA上實(shí)現(xiàn)了數(shù)字頻率合成器的設(shè)計(jì)，該設(shè)計(jì)包括累加器、波形存儲(chǔ)器、AD轉(zhuǎn)換、低通濾波器等；對(duì)累加器、波形存儲(chǔ)器都進(jìn)行了仿真，并下載到FPGA中，經(jīng)A／D轉(zhuǎn)換
  • 關(guān)鍵字： FPGA  數(shù)字頻率合成器    

基于FPGA的自適應(yīng)數(shù)字傳感器設(shè)計(jì)

  • 摘要：高量程加速度傳感器在小信號(hào)的激勵(lì)下輸出在10 mV以內(nèi)，傳統(tǒng)測(cè)試系統(tǒng)的噪聲可能覆蓋如此小的電壓信號(hào)，使高量程的加速度傳感器無(wú)法測(cè)試小的加速度信號(hào)。針對(duì)這一問(wèn)題提出了基于自動(dòng)增益切換控制理論的自適應(yīng)數(shù)字
  • 關(guān)鍵字： FPGA  數(shù)字  傳感器設(shè)計(jì)    

利用Maxim外設(shè)模塊加速FPGA原型設(shè)計(jì)、顯著降低成本

  • Maxim Integrated Products (NASDAQ: MXIM)推出能夠直接插入符合Digilent? Pmod?標(biāo)準(zhǔn)的任意FPGA/CPU擴(kuò)展端口的15個(gè)外設(shè)模塊套裝。簡(jiǎn)單的連接操作和便利的軟件集成可加速原型開(kāi)發(fā)進(jìn)度，實(shí)現(xiàn)從概念至設(shè)計(jì)方案的快速移植。這套模塊的價(jià)格極具競(jìng)爭(zhēng)力，即使在預(yù)算最緊張的情況下，也可以采用先進(jìn)的高性能IC進(jìn)行方案測(cè)試。
  • 關(guān)鍵字： Maxim  FPGA  
共6385條 217/426 |‹ « 215 216 217 218 219 220 221 222 223 224 » ›|

fpga：quartusⅡ介紹

您好，目前還沒(méi)有人創(chuàng)建詞條fpga：quartusⅡ!
歡迎您創(chuàng)建該詞條，闡述對(duì)fpga：quartusⅡ的理解，并與今后在此搜索fpga：quartusⅡ的朋友們分享。    創(chuàng)建詞條

熱門(mén)主題

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473