fpga+dsp 文章最新資訊

基于單片機(jī)和FPGA的人機(jī)交互系統(tǒng)的設(shè)計(jì)

摘要：在儀器儀表電路中，人機(jī)交互界面是必不可少的環(huán)節(jié)。為了解決單純采用單片機(jī)制作的系統(tǒng)功耗高、速度慢、電路結(jié)構(gòu)繁瑣的問題，同時為了發(fā)揮出單片機(jī)的靈活性和FPGA的高速性，系統(tǒng)采用C805lF020單片機(jī)和CycloneⅡ
關(guān)鍵字： FPGA 單片機(jī) 人機(jī)交互系統(tǒng)

ARM和DSP設(shè)計(jì)的竹節(jié)紗控制系統(tǒng)伺服控制器方案

ARM和DSP設(shè)計(jì)的竹節(jié)紗控制系統(tǒng)伺服控制器方案,摘要：根據(jù)紡織行業(yè)中竹節(jié)紗生產(chǎn)的工藝要求，設(shè)計(jì)了基于ARM和DSP的雙CPU永磁同步電動機(jī)伺服控制器。利用ARM和觸摸液晶屏完成工藝參數(shù)的輸入與生產(chǎn)過程信息的顯示，支持圖形化人機(jī)界面和觸摸操作；利用DSP完成永磁同步
關(guān)鍵字：控制器方案伺服控制系統(tǒng) DSP 設(shè)計(jì) ARM

一種新的變步長LMS自適應(yīng)濾波算法在DSP上的實(shí)現(xiàn)

一種新的變步長LMS自適應(yīng)濾波算法在DSP上的實(shí)現(xiàn),Widrow和Hoff等人于1960年提出最小均方誤差(LMS)算法，由于其結(jié)構(gòu)簡單，計(jì)算量小，穩(wěn)定性好，易于實(shí)現(xiàn)等優(yōu)點(diǎn)而得到廣泛的應(yīng)用。LMS算法的缺點(diǎn)是收斂速度慢，它克服不了收斂速度和穩(wěn)態(tài)誤差這一對固有矛盾：在收斂的前
關(guān)鍵字： DSP 實(shí)現(xiàn) 算法濾波 LMS 適應(yīng) 步長

如何選用合適DSP元件進(jìn)行低功率設(shè)計(jì)

如何選用合適DSP元件進(jìn)行低功率設(shè)計(jì),許多嵌入式處理器都宣稱它們的功耗最低。但是事實(shí)上沒有一顆元件能在所有的應(yīng)用中保持最低功耗，因?yàn)榈凸牡亩x與應(yīng)用環(huán)境習(xí)習(xí)相關(guān)，適合某種應(yīng)用的晶片設(shè)計(jì)很可能會給另一種應(yīng)用帶來難題?？蓴y式應(yīng)用多半是根據(jù)電
關(guān)鍵字：進(jìn)行功率設(shè)計(jì) 元件 DSP 選用合適如何

嵌入式DSP上的視頻編解碼分析

嵌入式DSP上的視頻編解碼分析,通用視頻標(biāo)準(zhǔn)和編解碼器
　　
聯(lián)合視頻組(Joint Video Team, JVT)由 ITU的視頻編碼專家組(Video Coding Experts Group, VCEG)和ISO/IEC運(yùn)動圖像專家組(Moving Picture Experts Group, MPEG)組成。VCEG開發(fā)自愿性標(biāo)
關(guān)鍵字：分析解碼視頻 DSP 嵌入式

AES算法中S-box和列混合單元的優(yōu)化及FPGA實(shí)現(xiàn)

美國國家標(biāo)準(zhǔn)與技術(shù)局(NationalInstituteofStandardandTechnology，NIST)于1997年1月提出發(fā)展AES(Ad...
關(guān)鍵字： FPGA AES算法 S-box

C6201／C6701 DSP處理器與FLASH存儲器MBM29LV800BA接口技術(shù)

C6201／C6701 DSP處理器與FLASH存儲器MBM29LV800BA接口技術(shù), DSP是針對實(shí)時數(shù)字信號處理而設(shè)計(jì)的數(shù)字信號處理器，由于它具有計(jì)算速度快、體積小、功耗低的突出優(yōu)點(diǎn)，非常適合應(yīng)用于嵌入式實(shí)時系統(tǒng)。FLASH存儲器是新型的可電擦除的非易失性只讀存儲器，屬于EEPROM器件，與其它的
關(guān)鍵字： MBM29LV800BA 接口技術(shù) 存儲器 FLASH C6701 DSP 處理器

現(xiàn)代通信系統(tǒng)與DSP實(shí)驗(yàn)平臺

現(xiàn)代通信系統(tǒng)與DSP實(shí)驗(yàn)平臺,1 引言　　近些年來，通信電子技術(shù)和計(jì)算機(jī)技術(shù)發(fā)展較快，不斷推陳出新，尤其是無線電通信技術(shù)在近幾年得到了迅猛發(fā)展。針對日新月異的新技術(shù)，大中專院校通信類專業(yè)的理論課程及教學(xué)方式也需不斷更新，才能跟上時代
關(guān)鍵字：實(shí)驗(yàn) 平臺 DSP 系統(tǒng) 通信現(xiàn)代

基于DSP和FPGA的衛(wèi)星測控多波束系統(tǒng)設(shè)計(jì)

基于DSP和FPGA的衛(wèi)星測控多波束系統(tǒng)設(shè)計(jì),一、引言
　　
衛(wèi)星測控多波束系統(tǒng)主要針對衛(wèi)星信號實(shí)施測控，它包括兩個方面：信號波達(dá)方向(DOA)的估計(jì)和數(shù)字波束合成。波達(dá)方向的估計(jì)是對空間信號的方向分布進(jìn)行超分辨估計(jì)，提取空間源信號的參數(shù)如方位角、仰
關(guān)鍵字：系統(tǒng) 設(shè)計(jì) 衛(wèi)星 FPGA DSP 基于

基于DSP在無刷直流電機(jī)控制中的應(yīng)用

基于DSP在無刷直流電機(jī)控制中的應(yīng)用,1 概述
　　
　　
本文采用TI公司推出的240XDSP作為無刷直流電機(jī)全數(shù)字控制核心，組成的伺服系統(tǒng)只需要很少的系統(tǒng)元件。TMS320Ｆ240X是美國ＴI公司推出的高性能16位數(shù)字信號處理器(DSP)，是專門為電機(jī)的數(shù)字化控
關(guān)鍵字：控制應(yīng)用電機(jī) 直流 DSP BLDC

DSP程序的加密保護(hù)體制設(shè)計(jì)

DSP程序的加密保護(hù)體制設(shè)計(jì),目前，DSP以其卓越的性能、獨(dú)有的特點(diǎn)，已經(jīng)成為通信、計(jì)算機(jī)、消費(fèi)類電子產(chǎn)品等領(lǐng)域的基礎(chǔ)器件。同時，隨著對知識產(chǎn)權(quán)的重視，在利用DSP進(jìn)行產(chǎn)品設(shè)計(jì)時，如何保護(hù)自己的成果，防止破譯者竊取，也成為設(shè)計(jì)者工作在一
關(guān)鍵字：體制設(shè)計(jì) 保護(hù) 加密程序 DSP

基于DSP的有源降噪系統(tǒng)的研究

基于DSP的有源降噪系統(tǒng)的研究,　在科技迅猛發(fā)展的今天，人們在享受現(xiàn)代科技給人類帶來的種種便利之時，也面臨著日益嚴(yán)重的污染問題，在這些污染中，噪聲是直接危害人們身心健康的污染源之一。在工業(yè)生產(chǎn)、公共交通、宇航、通訊等人類生活的各方面
關(guān)鍵字：系統(tǒng) 研究降噪有源 DSP 基于

一款基于FPGA的RFID閱讀器設(shè)計(jì)

針對現(xiàn)有的 RFID 閱讀器具有體積大和不容易升級的缺點(diǎn)，依據(jù) FPGA具有開發(fā)簡單，靜態(tài)可重復(fù)編程和動態(tài)在系統(tǒng)編程的特點(diǎn)，研究了基于 FPGA 的 RFID 閱讀器，該種閱讀器具有結(jié)構(gòu)靈活，體積小，升級容易和方便實(shí)現(xiàn)不同的外設(shè)接口等優(yōu)點(diǎn)，閱讀器以 FGPA 芯片為核心，實(shí)現(xiàn)了 RFID 閱讀器的各種設(shè)備接口，采用串口中斷服務(wù)程序接收標(biāo)簽的數(shù)據(jù)信息，LCD 顯示標(biāo)簽的數(shù)據(jù)信息。在 FPGA 集成開發(fā)環(huán)境中編譯，調(diào)試和綜合，使用專用下載線將程序下載到 FPGA 芯片中實(shí)現(xiàn)其功能。實(shí)驗(yàn)結(jié)果表明：FPGA
關(guān)鍵字： FPGA RFID 閱讀器

基于FPGA和TMS320DM642的CCD圖像采集和處理系統(tǒng)硬

本文面向?qū)崟r圖像采集和處理，采用模塊化設(shè)計(jì)思想，以TMS320DM642、SAA7115、OSD FPGA等實(shí)現(xiàn)了視頻圖像采集和處理系統(tǒng)的硬件電路，該系統(tǒng)電路簡單、結(jié)構(gòu)緊湊、調(diào)節(jié)靈活、可靠性高、實(shí)時性強(qiáng)的特點(diǎn)，通過驗(yàn)證，滿足設(shè)計(jì)的應(yīng)用要求，可為今后視頻圖像采集和處理的進(jìn)一步研發(fā)提供參考。
關(guān)鍵字： FPGA 320 642 CCD

基于FPGA的人工神經(jīng)網(wǎng)絡(luò)系統(tǒng)的實(shí)現(xiàn)方法

摘要：為了改變?nèi)斯ど窠?jīng)網(wǎng)絡(luò)的研究僅僅局限于算法，只是在通用的串行或并行計(jì)算機(jī)上模擬實(shí)現(xiàn)的現(xiàn)狀，針對函數(shù)逼近問題，將BP神經(jīng)網(wǎng)絡(luò)的結(jié)構(gòu)分為3個模塊，采用VHDL語言完成對各個模塊的硬件描述，并使用Altera公司的Q
關(guān)鍵字： FPGA 人工神經(jīng) 網(wǎng)絡(luò)系統(tǒng) 實(shí)現(xiàn)方法