基于現(xiàn)代DSP技術(shù)的QPSK調(diào)制器的設(shè)計,摘要:為了提高DSP系統(tǒng)的開發(fā)效率,引入了現(xiàn)代DSP技術(shù),并由此設(shè)計了QPSK調(diào)制器。依據(jù)QPSK調(diào)制的基本原理,利用MATLAB/Simulink DSP Builder和Quartusll搭建模型,在模塊的形成方式上,采用DSP Builder中的模塊代替
關(guān)鍵字:
調(diào)制器 設(shè)計 QPSK 技術(shù) 現(xiàn)代 DSP 基于
DDR SDRAM是Double Data Rate SDRAM的縮寫,即雙倍速率同步動態(tài)隨機存儲器。DDR內(nèi)存是在SDRAM內(nèi)存基礎(chǔ)上發(fā)展而來的,能夠在時鐘的上升沿和下降沿各傳輸一次數(shù)據(jù),可以在與SDRAM相同的總線時鐘頻率下達到更高的數(shù)據(jù)傳輸率。雖然DDR2和DDR一樣,都采用相同采樣方式進行數(shù)據(jù)傳輸,但DDR2擁有兩倍于DDR的預讀取系統(tǒng)命令數(shù)據(jù)的能力。
關(guān)鍵字:
Cyclone FPGA DDR2 III
引言 串行接口常用于芯片至芯片和電路板至電路板之間的數(shù)據(jù)傳輸。隨著系統(tǒng)的帶寬不斷增加至多吉比特范圍,并行接口已經(jīng)被高速串行鏈接,或SERDES (串化器/ 解串器)所取代 。起初, SERDES是獨立的ASSP或ASIC器
關(guān)鍵字:
SERDES FPGA 性能 接口
本設(shè)計使用硬件描述語言VHDL在FPGA數(shù)字邏輯層面上實現(xiàn)AES加解密,為了系統(tǒng)的擴展性和構(gòu)建良好的人機交互,設(shè)計通過PS/2鍵盤輸入加密密鑰,并將其顯示在LCD上。在軟核MicroBlaze上,通過SPI總線讀寫FIFO和RAM控制射頻芯片CC2420,使系統(tǒng)具有信道選擇、地址識別、自動CRC校驗功能,使系統(tǒng)更加安全、通信誤碼率更低。
關(guān)鍵字:
保密 通信 終端 無線 系統(tǒng) Xilinx FPGA 基于
摘要 基于FPGA基本數(shù)據(jù)流的下載控制方式,利用遺傳算法,通過單片機控制數(shù)據(jù)流的方式對FPGA進行編程配置,實現(xiàn)自身重構(gòu),使系統(tǒng)具有自適應(yīng)、自組織和自修復的特性。 關(guān)鍵詞 FPGA;遺傳算法;動態(tài)重構(gòu);單片機
關(guān)鍵字:
FPGA 數(shù)據(jù)流 動態(tài)可重構(gòu)
基于DSP的軌道移頻信號解調(diào)實現(xiàn),摘要 提出了以雙路TMS320F2812為核心,接收解調(diào)ZPW-2000A的FSK信號。前端通過信號調(diào)理,利用DSP內(nèi)部的AD對FSK信號采樣。經(jīng)過FFT變換解調(diào)出栽頻頻率、Z—FFT解調(diào)低頻頻率,以及通過DSP的SPI口。對兩路解調(diào)出的信
關(guān)鍵字:
解調(diào) 實現(xiàn) 信號 軌道 DSP 基于
基于DSP的混沌數(shù)字圖像加密與硬件實現(xiàn),摘要 介紹了在DSP基礎(chǔ)上,實現(xiàn)數(shù)字圖像的混沌加密及硬件實現(xiàn)方法。根據(jù)離散化和數(shù)字化處理技術(shù),對三維Lorenz混沌系統(tǒng)作離散化處理,用C語言和DSP技術(shù)產(chǎn)生三維Lorenz混沌迭代序列,分別對數(shù)字圖像的紅、綠、藍三基色
關(guān)鍵字:
加密 硬件 實現(xiàn) 圖像 數(shù)字 DSP 混沌 基于
摘要 利用異步FIFO實現(xiàn)FPGA與DSP進行數(shù)據(jù)通信的方案。FPGA在寫時鐘的控制下將數(shù)據(jù)寫入FIFO,再與DSP進行握手后,DSP通過EMIFA接口將數(shù)據(jù)讀入。文中給出了異步FIFO的實現(xiàn)代碼和FPGA與DSP的硬件連接電路。經(jīng)驗證,利用
關(guān)鍵字:
通信 運用 DSP FPGA FIFO 異步
摘要:針對需要切換FPGA器件的配置以實現(xiàn)不同功能的特殊應(yīng)用場合,提出了一種使用大容量的Flash存儲器作配置碼流載體的FPGA多配置系統(tǒng)。該系統(tǒng)采用傳輸速度快的JTAG接口提高了配置碼流的燒寫速度,采用并行從模式減少
關(guān)鍵字:
FIash JTAG FPGA 接口
基于FPGA的CAN總線控制器SJA1000軟核的設(shè)計 湯書森,劉 棟,李建明 (蘭州大學信息科學與工程學院,蘭州 730000) 摘要:分析了CAN控制器SJA1000的特點及CAN協(xié)議通信格式。設(shè)計了控制器SJA1000的IP軟核,能為應(yīng)用提
關(guān)鍵字:
SJA1000 軟核 設(shè)計 控制器 總線 FPGA CAN
美國著名控制理論專家卡爾曼于60年代初提出了數(shù)字控制的無差拍控制思想。隨著電力電子技術(shù)的發(fā)展,80年代中期...
關(guān)鍵字:
DSP 無差拍控制
摘要:為了方便基于FPGA實現(xiàn)的隨機數(shù)發(fā)生器的驗證與演示,以CycloneII FPGA芯片EP2C20Q240C8N為核心,設(shè)計實現(xiàn)了隨機數(shù)發(fā)生器IP核下載與測試的開發(fā)驗證平臺,并詳細闡述了各模塊的設(shè)計原理及關(guān)鍵技術(shù)。最后,通過下載
關(guān)鍵字:
FPGA USB 隨機數(shù)發(fā)生器
為了能更好地實現(xiàn)變電站的自動化和數(shù)字化以及完成變電站系統(tǒng)的實時監(jiān)控、測試,更快捷、直觀地獲得設(shè)備的運行狀態(tài)。介紹了一臺基于ARM+FPGA的電力光纖信號分析儀的設(shè)計與研究,從硬件方面提出了新的設(shè)計方案。這種光纖信號分析儀主要實現(xiàn)對數(shù)字化變電站中通過100 M BaseFX傳輸?shù)母鞣N格式報文的抓取、信息提取、報文解碼、實時存儲及波形顯示等功能。
關(guān)鍵字:
FPGA ARM 電力光纖 信號分析
摘要:文章通過對1553B總線協(xié)議的研究,結(jié)合現(xiàn)代EDA技術(shù),介紹了一種使用現(xiàn)場可編程邏輯器件(FPGA)設(shè)計1553B,總線協(xié)議用的manches-ter II型碼解碼器的方法。通過采用Verilog HDL硬件描述語言和原理圖混合輸入法,使設(shè)
關(guān)鍵字:
1553B FPGA 總線協(xié)議 解碼器
fpga+dsp介紹
您好,目前還沒有人創(chuàng)建詞條fpga+dsp!
歡迎您創(chuàng)建該詞條,闡述對fpga+dsp的理解,并與今后在此搜索fpga+dsp的朋友們分享。
創(chuàng)建詞條