首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> fpga+dsp

高速手勢識別系統(tǒng)解決方案

  • 1設(shè)計(jì)摘要目前，研究自然化的人機(jī)交互是當(dāng)今計(jì)算機(jī)科學(xué)技術(shù)領(lǐng)域的主要研究熱點(diǎn)之一，手勢輸入作為一種自然、豐富、直接的交互手段在人機(jī)交互技術(shù)中占有
  • 關(guān)鍵字： 計(jì)算機(jī)  FPGA  

FPGA/EPLD的自上而下(Top-Down)設(shè)計(jì)方法解析

  • FPGA/EPLD的自上而下(Top-Down)設(shè)計(jì)方法：傳統(tǒng)的設(shè)計(jì)手段是采用原理圖輸入的方式進(jìn)行的，通過調(diào)用FPGA/EPLD廠商所提供的相應(yīng)物理元件庫，在電路原理圖
  • 關(guān)鍵字： FPGA  EPLD  自上而下  

利用FPGA實(shí)現(xiàn)的一種機(jī)載高清視頻處理模塊

  • 現(xiàn)代飛機(jī)座艙顯示技術(shù)的發(fā)展日新月異，需要顯示各種傳感器信息的數(shù)據(jù)已經(jīng)達(dá)到海量規(guī)模。飛行員在不同飛行時(shí)段獲得的信息也越來越多，為了使飛行員能夠
  • 關(guān)鍵字： 視頻  FPGA  

“FPGA+CPU” 并行處理大行其道

  • 深亞微米時(shí)代，傳統(tǒng)材料、結(jié)構(gòu)乃至工藝都在趨于極限狀態(tài)，摩爾定律也已有些捉襟見肘。而步入深亞納米時(shí)代，晶體管的尺寸就將接近單個(gè)原子，無法再往下
  • 關(guān)鍵字： FPGA  CPU  嵌入式  并行處理  

基于FPGA消除噪聲干擾方法詳解

  • 許多高速數(shù)據(jù)采集應(yīng)用，如激光雷達(dá)或光纖測試等，都需要從嘈雜的環(huán)境中采集小的重復(fù)信號，因此對于數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)來說，最大的挑戰(zhàn)就是如何最大限
  • 關(guān)鍵字： 噪聲  FPGA  信號平均  

高云半導(dǎo)體公司發(fā)布基于晨熙家族FPGA的RISC-V微處理器 早期使用者計(jì)劃

  • 　　中國廣州，2018年8月16日，國內(nèi)領(lǐng)先的可編程邏輯器件供應(yīng)商——廣東高云半導(dǎo)體科技股份有限公司(如下簡稱“高云半導(dǎo)體”)，今日宣布發(fā)布基于高云半導(dǎo)體FPGA的RISC-V微處理器早期使用者計(jì)劃，該計(jì)劃是基于晨熙家族 GW2A 系列FPGA芯片的包括系統(tǒng)級參考設(shè)計(jì)的FPGA編程BIT文件、GW2A開發(fā)板等的完整解決方案，其中系統(tǒng)級參考設(shè)計(jì)包括RISC-V MCU內(nèi)核、AHB & APB總線、存儲器控制單元及若干外設(shè)?！　ISC-V作為指令集體系結(jié)構(gòu)(ISA)的開放規(guī)范，RISC-V ISA設(shè)
  • 關(guān)鍵字： 高云  FPGA  RISC-V  

關(guān)于PWM“死區(qū)”時(shí)間知識解析

  • pwm是脈寬調(diào)制,在電力電子中，最常用的就是整流和逆變。這就需要用到整流橋和逆變橋。對三相電來說，就需要三個(gè)橋臂。以兩電平為例，每個(gè)橋臂上有兩個(gè)
  • 關(guān)鍵字： PWM  DSP  IGBT  

基于DSP技術(shù)的三相逆變電源之SPWM原理簡析

  • DSP技術(shù)芯片的出現(xiàn)極大的改善了開關(guān)電源的研發(fā)和設(shè)計(jì)思路，也為工程師的研發(fā)工作提供了諸多便利。在今明兩天的方案分享中，我們將會為大家分享一種基于
  • 關(guān)鍵字： DSP  逆變電源  SPWM  三相電源  

值得一看！高手分享FPGA設(shè)計(jì)中的一些經(jīng)驗(yàn)

  • 這里我談?wù)勎业囊恍┙?jīng)驗(yàn)和大家分享，希望能對 IC 設(shè)計(jì)的新手有一定的幫助，能使得他們能少走一些彎路!在 IC 工業(yè)中有許多不同的領(lǐng)域， IC 設(shè)計(jì)者的特征
  • 關(guān)鍵字： FPGA  IC設(shè)計(jì)  經(jīng)驗(yàn)  

圖文解析基于DSP逆變電源的控制方式

  • 本文對基于DSP的逆變電源控制電路部分進(jìn)行了講解，通過圖文并茂的方式來幫助初學(xué)者加強(qiáng)對逆變電源的認(rèn)識。對逆變電源感興趣的朋友不妨花上幾分鐘來閱讀
  • 關(guān)鍵字： 逆變電源  控制方式  DSP  

微控制器配對FPGA來提高系統(tǒng)效率

  • FPGA已經(jīng)變得如此成本效益的，它們越來越多地與微控制器配合使用，以提高整個(gè)系統(tǒng)的效率。使用包括添加額外的功能在電路板空間最小，增加功率高效處理
  • 關(guān)鍵字： FPGA  微控制器  

基于FPGA實(shí)現(xiàn)的音頻接口轉(zhuǎn)換電路

  • I2S總線是一種用于音頻設(shè)備間傳輸數(shù)據(jù)的串行總線標(biāo)準(zhǔn)，該總線采用獨(dú)立的時(shí)鐘線與數(shù)據(jù)線，避免了時(shí)差誘發(fā)的失真。隨著多媒體的廣泛應(yīng)用，該總線已被應(yīng)用
  • 關(guān)鍵字： FPGA  接口轉(zhuǎn)換  PCI  

結(jié)合FPGA與結(jié)構(gòu)化ASIC進(jìn)行設(shè)計(jì)

  • 由于結(jié)構(gòu)化ASIC具有單位成本低、功耗低、性能高和轉(zhuǎn)換快(fast turnaound)等特點(diǎn)，越來越多的先進(jìn)系統(tǒng)設(shè)計(jì)工程師正在考慮予以采用。在結(jié)構(gòu)化ASIC中，像
  • 關(guān)鍵字： FPGA  

利用DSP進(jìn)行逆變電源管理的理論基礎(chǔ)

  • 隨著現(xiàn)代技術(shù)的不斷進(jìn)步，電子產(chǎn)品對于電源的要求越來越高。以往的產(chǎn)品已經(jīng)無法滿足日益多樣化的要求，因此逆變電源開始走入人們的視線。在本文中，小
  • 關(guān)鍵字： DSP  逆變電源  控制器  

如何使用一個(gè)DSP block實(shí)現(xiàn)4個(gè)11位浮點(diǎn)型數(shù)據(jù)乘法運(yùn)算

  • 　　概述　　隨著深度學(xué)習(xí)的發(fā)展，為了解決更加抽象，更加復(fù)雜的學(xué)習(xí)問題，深度學(xué)習(xí)的網(wǎng)絡(luò)規(guī)模在不斷的增加，計(jì)算和數(shù)據(jù)的復(fù)雜也隨之劇增。INTEL FPGA具有高性能，可編程，低功耗等特點(diǎn)，為AI應(yīng)用加速提供了一種靈活、確定的低延遲、高通量、節(jié)能的解決方案。Arria10是INTELFPGA第一代集成IEEE754標(biāo)準(zhǔn)單精度硬浮點(diǎn)DSP block，可以為高復(fù)雜度的深度學(xué)習(xí)算法提供高精度，高能效的乘法運(yùn)算。　　深度學(xué)習(xí)算法復(fù)雜度高，需要進(jìn)行大量的乘法運(yùn)算，如實(shí)現(xiàn)一個(gè)卷積核為5*5的特征提取，需要進(jìn)行25*25次
  • 關(guān)鍵字： Arria10，DSP   
共9886條 36/660 |‹ « 34 35 36 37 38 39 40 41 42 43 » ›|

fpga+dsp介紹

您好，目前還沒有人創(chuàng)建詞條fpga+dsp!
歡迎您創(chuàng)建該詞條，闡述對fpga+dsp的理解，并與今后在此搜索fpga+dsp的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473