fpga+dsp 文章進(jìn)入fpga+dsp技術(shù)社區(qū)

基于DDS的頻譜分析儀設(shè)計(jì)

　　1 引言　　直接數(shù)字頻率合成(DDS)是近幾年一種新型的頻率合成法，其具有頻率切換速度快，頻率分辨率高，以及便于集成等優(yōu)點(diǎn)。在此，設(shè)計(jì)了基于DDS的頻譜分析儀，該頻譜分析儀依據(jù)外差原理，被測信號與本征頻率混頻，實(shí)現(xiàn)信號的頻譜分析。　　2 系統(tǒng)設(shè)計(jì) 　　圖1給出系統(tǒng)設(shè)計(jì)框圖，主要由本機(jī)振蕩電路、混頻電路、放大檢波電路、頻譜輸出顯示電路等組成。通過單片機(jī)和現(xiàn)場可編程門陣列(FPGA)共同控制AD985l，以產(chǎn)生正弦掃頻輸出信號，然后經(jīng)濾波、程控放大得到穩(wěn)定輸出，與經(jīng)放大處理的被測信號混頻，再經(jīng)放
關(guān)鍵字： DDS FPGA AD985l

基于FPGA的簡易頻譜分析儀

　　1 引言　　目前，由于頻譜分析儀價(jià)格昂貴，高等院校只是少數(shù)實(shí)驗(yàn)室配有頻譜儀。但電子信息類教學(xué)，如果沒有頻譜儀輔助觀察，學(xué)生只能從書本中抽象理解信號特征，嚴(yán)重影響教學(xué)實(shí)驗(yàn)效果。　　針對這種現(xiàn)狀提出一種基于FPGA的簡易頻譜分析儀設(shè)計(jì)方案，其優(yōu)點(diǎn)是成本低，性能指標(biāo)滿足教學(xué)實(shí)驗(yàn)所要求的檢測信號范圍。　　2 設(shè)計(jì)方案　　圖1為系統(tǒng)設(shè)計(jì)總體框圖。該系統(tǒng)采用C8051系列單片機(jī)中的 C8051F121作為控制器，CvcloneⅢ系列EP3C40F484C8型FPGA為數(shù)字信號算法處理單元。系統(tǒng)設(shè)計(jì)
關(guān)鍵字： FPGA 頻譜分析儀 AD603

基于NIOS II的頻譜分析儀的設(shè)計(jì)與研制

　　頻譜分析儀是微電子測量領(lǐng)域中最基礎(chǔ)、最重要的測量儀器之一，是從事各種電子產(chǎn)品研發(fā)、生產(chǎn)、檢驗(yàn)的重要工具。高分辨率、寬頻帶數(shù)字頻譜分析的方法和實(shí)現(xiàn)一直是該領(lǐng)域的研究熱點(diǎn)[1]?，F(xiàn)代頻譜分析儀是基于現(xiàn)代數(shù)字信號處理理論的頻譜分析儀，信號經(jīng)過前置預(yù)處理、抗混疊濾波、A/D變換、數(shù)字頻譜分析等環(huán)節(jié)而得到信號中的頻率分量，達(dá)到與傳統(tǒng)頻譜分析儀同樣的結(jié)果。　　本設(shè)計(jì)完全利用FPGA實(shí)現(xiàn)FFT，在FPGA上實(shí)現(xiàn)整個系統(tǒng)構(gòu)建。其中CPU選用Altera公司的Nios II軟核處理器進(jìn)行開發(fā), 硬件平臺關(guān)鍵模塊使
關(guān)鍵字： NIOS II 頻譜分析儀 FPGA

Imagination 將舉辦高峰論壇，展示最新 64 位處理器

　　Imagination Technologies 將于 2014 年 11 月 12 日(深圳)、11 月 14 日(上海)舉辦 Imagination 高峰論壇，針對網(wǎng)絡(luò)通信、視頻、圖形、顯示、數(shù)字信號處理(DSP)、嵌入式系統(tǒng)、系統(tǒng)級芯片(SoC)等尖端技術(shù)，邀請合作伙伴和各界專家就技術(shù)應(yīng)用市場的發(fā)展發(fā)表專題演講。此高峰論壇為免費(fèi)活動，歡迎 SoC 硬件或軟件設(shè)計(jì)和管理人員以及感興趣人士在線報(bào)名。　　Imagination 將在高峰論壇發(fā)表最新 64 位處理器，推出設(shè)計(jì)最新穎的解決方案，展示
關(guān)鍵字： Imagination DSP SoC

基于SPWM控制全數(shù)字單相變頻器的設(shè)計(jì)及實(shí)現(xiàn)

　　本文介紹了基于DSPTMS320LF2407A并使用SPWM控制技術(shù)的全數(shù)字單相變頻器的設(shè)計(jì)及實(shí)現(xiàn)方法，最后給出了實(shí)驗(yàn)波形。　　常見的AC/DC/AC變頻器，是對輸出部分進(jìn)行變頻、變壓調(diào)節(jié)，而且在多種逆變控制技術(shù)中，應(yīng)用最廣泛的一種逆變控制技術(shù)是正弦脈寬調(diào)制(SPWM)技術(shù)。在變頻調(diào)速系統(tǒng)中，應(yīng)用DSP作為控制芯片以實(shí)現(xiàn)數(shù)字化控制，它既提高了系統(tǒng)可靠性，又使系統(tǒng)的控制精度高、實(shí)時性強(qiáng)、硬件簡單、軟件編程容易，是變頻調(diào)速系統(tǒng)中最有發(fā)展前景的研究方向之一。　　TMS320LF2407A芯片簡介
關(guān)鍵字： SPWM 變頻器 DSP

一款基于DSP的三相SPWM變頻電源電路的設(shè)計(jì)

　　引言　　變頻電源作為電源系統(tǒng)的重要組成部分，其性能的優(yōu)劣直接關(guān)系到整個系統(tǒng)的安全和可靠性指標(biāo)。現(xiàn)代變頻電源以低功耗、高效率、電路簡潔等顯著優(yōu)點(diǎn)而備受青睞。變頻電源的整個電路由交流-直流-交流-濾波等部分構(gòu)成，輸出電壓和電流波形均為純正的正弦波，且頻率和幅度在一定范圍內(nèi)可調(diào)。　　本文實(shí)現(xiàn)了基于TMS320F28335的變頻電源數(shù)字控制系統(tǒng)的設(shè)計(jì)，通過有效利用TMS320F28335豐富的片上硬件資源，實(shí)現(xiàn)了SPWM的不規(guī)則采樣，并采用PID算法使系統(tǒng)產(chǎn)生高品質(zhì)的正弦波，具有運(yùn)算速度快、精度高、靈
關(guān)鍵字： DSP SPWM PID

基于FPGA的SPWM變頻系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)

　　由于脈寬調(diào)制技術(shù)是通過調(diào)整輸出脈沖的頻率及占空比來實(shí)現(xiàn)輸出電壓的變壓變頻效果，所以在電機(jī)調(diào)速、逆變器等眾多領(lǐng)域得到了日益廣泛的應(yīng)用。　　而電磁法作為一種地球物理探測的有效方法，已經(jīng)廣泛地應(yīng)用于礦藏勘探、地質(zhì)災(zāi)害預(yù)測等領(lǐng)域。電磁法儀一般包括發(fā)射機(jī)和接收機(jī)兩大部分?，F(xiàn)階段，電磁法儀器的發(fā)射機(jī)部分一般直接采用等寬PWM技術(shù)，其電流諧波畸變率較大，電壓利用率不高，效率很低。　　本文利用FPGA技術(shù)，根據(jù)SPWM自然采樣法原理，設(shè)計(jì)了應(yīng)用于電磁法儀的發(fā)射機(jī)的SPWM系統(tǒng)。該系統(tǒng)應(yīng)用到現(xiàn)有的電磁法儀器中，
關(guān)鍵字： FPGA SPWM Matlab

基于SOPC的SPWM脈沖發(fā)生器的實(shí)現(xiàn)

　　隨著電力電子開關(guān)器件及技術(shù)的不斷發(fā)展，SPWM(正弦波脈寬調(diào)制)技術(shù)在逆變控制領(lǐng)域得到廣泛應(yīng)用。傳統(tǒng)的SPWM驅(qū)動芯片速度慢、不夠靈活，存在著電路設(shè)計(jì)復(fù)雜、體積大、抗干擾能力差、設(shè)計(jì)周期長等缺點(diǎn)，對于許多有特殊要求的場合，由專用芯片很難滿足實(shí)際的要求，因此，本文采用Altera公司的EP2C35F672C8N開發(fā)一種基于可編程片上系統(tǒng)的SPWM脈沖波形電路，SOPC技術(shù)將微處理器和SP-WM波形電路整合到一塊FPGA器件當(dāng)中。可編程的片上系統(tǒng)SOPC(System 0n Programmable Ch
關(guān)鍵字： SOPC SPWM FPGA

DSP控制SPWM全橋逆變器直流偏磁的研究

　　摘要：提出了一種基于DSP的消除SPWM全橋逆變器直流偏磁問題的控制方案，采用TI公司的DSP芯片TMS320F240來實(shí)現(xiàn)。在一臺400Hz6kW樣機(jī)上進(jìn)行了實(shí)驗(yàn)，實(shí)驗(yàn)結(jié)果表明該方案能較好地解決全橋逆變器中的直流偏磁問題。　　關(guān)鍵詞：全橋逆變器;直流偏磁;正弦波脈寬調(diào)制　　1 引言　　近年來，SPWM逆變器已經(jīng)在許多交流電能調(diào)節(jié)系統(tǒng)中得到廣泛應(yīng)用，相對于半橋而言，全橋逆變器的開關(guān)電流減小了一半，因而更適合于大功率場合。在SPWM全橋逆變器中，為實(shí)現(xiàn)輸入輸出之間的電氣隔離和得到合適的輸出電
關(guān)鍵字： DSP SPWM 全橋逆變器

基于Verilog HDL的SPWM全數(shù)字算法的FPGA實(shí)現(xiàn)

　　隨著信號處理技術(shù)及集成電路制造工藝的不斷發(fā)展，全數(shù)字化SPWM(正弦脈寬調(diào)制)算法在調(diào)速領(lǐng)域越來越受到青睞。實(shí)現(xiàn)SPWM控制算法的方法很多，其中模擬比較法因電路復(fù)雜、且不易與數(shù)字系統(tǒng)連接而很少采用;傳統(tǒng)的微處理器因不能滿足電機(jī)控制所要求的較高采樣頻率(≥1 kHz)而逐漸被高性能的DSP硬件系統(tǒng)所取代，但該系統(tǒng)成本高、設(shè)計(jì)復(fù)雜。與傳統(tǒng)方法相比，在現(xiàn)場可編程邏輯器件FPGA上產(chǎn)生一種新的SPWM控制算法，具有成本低、研發(fā)周期短、執(zhí)行速度高、可擴(kuò)展能力強(qiáng)等優(yōu)點(diǎn)。該技術(shù)進(jìn)一步推動了變頻調(diào)速技術(shù)的發(fā)展。
關(guān)鍵字： Verilog HDL SPWM FPGA

基于DSP的三相SPWM變頻電源的設(shè)計(jì)

　　引言　　變頻電源作為電源系統(tǒng)的重要組成部分，其性能的優(yōu)劣直接關(guān)系到整個系統(tǒng)的安全和可靠性指標(biāo)?，F(xiàn)代變頻電源以低功耗、高效率、電路簡潔等顯著優(yōu)點(diǎn)而備受青睞。變頻電源的整個電路由交流-直流-交流-濾波等部分構(gòu)成，輸出電壓和電流波形均為純正的正弦波，且頻率和幅度在一定范圍內(nèi)可調(diào)。　　本文實(shí)現(xiàn)了基于TMS320F28335的變頻電源數(shù)字控制系統(tǒng)的設(shè)計(jì)，通過有效利用TMS320F28335豐富的片上硬件資源，實(shí)現(xiàn)了SPWM的不規(guī)則采樣，并采用PID算法使系統(tǒng)產(chǎn)生高品質(zhì)的正弦波，具有運(yùn)算速度快、精度高、靈
關(guān)鍵字： DSP SPWM PID

基于DSP的SPWM變頻電源數(shù)字控制

　　0 引言　　數(shù)字信號處理器(DSP)已廣泛應(yīng)用在高頻開關(guān)電源的控制，采取DSP作為變頻電源的控制核心，可以用最少的軟硬件實(shí)現(xiàn)靈活、準(zhǔn)確的在線控制。數(shù)字信號處理器TMS320LF2407既有一般DSP芯片的特點(diǎn)，還在片內(nèi)集成了許多外設(shè)電路，使其可以很方便地實(shí)現(xiàn)變頻電源控制。本文中，控制系統(tǒng)采用了工程應(yīng)用較多的正弦脈寬凋制技術(shù)，該技術(shù)具有算法簡單，硬件實(shí)現(xiàn)容易，諧波較小等優(yōu)點(diǎn)，可以充分發(fā)揮DSP的高速性、實(shí)時性、可靠性等方面的特點(diǎn)，結(jié)合相應(yīng)的軟件，應(yīng)用一些改進(jìn)的算法實(shí)現(xiàn)了SPWM調(diào)制，輸出了質(zhì)量較好、
關(guān)鍵字： DSP SPWM ICBT

DSP編程技巧之24---C/C++與匯編語言的交互之-（2）從C/C++代碼調(diào)用匯編代碼中的函數(shù)與變量

　　在C/C++與匯編語言混合編程的情況下，一般我們都會選擇C/C++來實(shí)現(xiàn)所期待的大部分功能，對于少數(shù)和硬件關(guān)聯(lián)度高(例如操作某些CPU寄存器)以及對運(yùn)算的實(shí)時性要求高(例如高速、多點(diǎn)的FFT)的功能才使用匯編來實(shí)現(xiàn)，這就使得大多數(shù)情況下，C/C++與匯編的交互都是從C/C++代碼調(diào)用匯編代碼中的函數(shù)與變量，所以在此我們就來看一下這種調(diào)用的規(guī)則。　　1.從C/C++中調(diào)用匯編代碼中的函數(shù) 　　如果一個在匯編代碼中定義的函數(shù)需要在C/C++中被調(diào)用，那么這個匯編函數(shù)相對于C/C++代碼來說，相當(dāng)于一
關(guān)鍵字： DSP 匯編代碼函數(shù)

基于FPGA的工業(yè)以太網(wǎng)交換機(jī)設(shè)計(jì)優(yōu)化

　　基于以太網(wǎng)的組網(wǎng)技術(shù)是工業(yè)市場中增長最快的技術(shù)之一。大多數(shù)工業(yè)以太網(wǎng)標(biāo)準(zhǔn)使用IEEE 802.3標(biāo)準(zhǔn)以太網(wǎng)協(xié)議，因此這些網(wǎng)絡(luò)能夠傳輸標(biāo)準(zhǔn)的網(wǎng)絡(luò)業(yè)務(wù)和實(shí)時數(shù)據(jù)。但每個標(biāo)準(zhǔn)都采用不同的技術(shù)來提供實(shí)時性能，一些采用定制硬件，一些利用定制軟件，還有的采用完全標(biāo)準(zhǔn)的以太網(wǎng)/TCP/IP實(shí)現(xiàn)。結(jié)果就出現(xiàn)了眾多不同等級性能、不同成本的互不兼容標(biāo)準(zhǔn)。　　針對以太網(wǎng)協(xié)議非確定性通信時間的一個越來越普及的對策是在每個設(shè)備內(nèi)實(shí)現(xiàn)一個本地時鐘。由于大多數(shù)設(shè)備都有微處理器及(相對)高速度的時鐘，因此這種方法比較容易實(shí)現(xiàn)。若
關(guān)鍵字： FPGA 以太網(wǎng) ASSP

FPGA研發(fā)之道(5)從零開始調(diào)試FPGA

　　“合抱之木，生于毫末;九層之臺，起于壘土;千里之行，始于足下?！?老子《道德經(jīng)》　　對于新手來說，如何上手調(diào)試FPGA是關(guān)鍵的一步。　　對于每一個新設(shè)計(jì)的FPGA板卡，也需要從零開始調(diào)試。　　那么如何開始調(diào)試? 　　下面介紹一種簡易的調(diào)試方法。　　(1) 至少設(shè)定一個輸入時鐘 input sys_clk; 　　(2) 設(shè)定輸出 output [N-1:0] led; 　　(3)設(shè)定32位計(jì)數(shù)器 reg [31:0] led_cnt; 　　(4) 時鐘驅(qū)動
關(guān)鍵字： FPGA JTAG CMOS