首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> fpga)

零基礎學FPGA（六）今天講習題

  • 　　習題呢，來自夏雨聞老師的那本教材，就挑幾個感覺自己做著有點難度的寫寫吧 　　 ? 　　這個題呢剛開始我是沒看明白，記得書上只講了我們習慣上的用法，這種用法我是沒見過，問了下別人才知道，Verilog中一般是左高右低。第一個沒問題，第二個，input [0:2] IP,習慣上我們這樣寫 input [2:0] IP，這里兩個是等價的，即表示第0 .1 .2 三位。第三個，wire [16:23] A,也是，左高右低，表示第16.17.....22. 23位，左高右低就這樣記就好了。
  • 關鍵字： FPGA  夏雨聞  寄存器  

基于MicroBlaze軟核的FPGA片上系統(tǒng)設計

  • 　　Xilinx公司的MicroBlaze 32位軟處理器核是支持CoreConnect總線的標準外設集合。MicroBlaze處理器運行在150MHz時鐘下，可提供125 D-MIPS的性能，非常適合設計針對網絡、電信、數據通信和消費市場的復雜嵌入式系統(tǒng)。 　　1 MicroBlaze的體系結構 　　MicroBlaze 是基于Xilinx公司FPGA的微處理器IP核，和其它外設IP核一起，可以完成可編程系統(tǒng)芯片(SOPC)的設計。MicroBlaze 處理器采用RISC架構和哈佛結構的32位指令和
  • 關鍵字： MicroBlaze  Xilinx  FPGA  

基于MicroBlaze嵌入式Web服務器設計

  • 　　1 引言 　　由于Internet技術的滲透，嵌入式系統(tǒng)正變得越來越智能化并具有越來越多的網絡友好特性。Web技術的飛速發(fā)展，給嵌入式系統(tǒng)進入Internet提供絕佳的途徑。在現場儀表和企業(yè)設備層應用嵌入式技術是企業(yè)監(jiān)控系統(tǒng)的發(fā)展趨勢。與現場總線技術相比，嵌入式技術不僅為開發(fā)者提供了大量的工具和函數庫，而且減少了傳統(tǒng)的客戶端，減少了二次開發(fā)的工作量;而把嵌入式技術和Internet技術結合起來，使得整個工控網絡易于和Internet實現無縫連接;現在多數企業(yè)控制網絡是通過專用線路進行數據通信，其通信
  • 關鍵字： MicroBlaze  Xilinx  FPGA  

基于MicroBlaze軟核的液晶驅動程序設計

  • 　　1 MicroBlaze的體系結構 　　MicroBlaze采用功能強大的32位流水線結構，包含32個32位通用寄存器和1個可選的32位移位器，時鐘頻率可達150 MHz;在Virrex一4 FPGA上運行速率高達120 DMIPS，僅占用Virtex—II Pro FPGA中的950個邏輯單元。MicroBlaze軟核的結構框圖如圖1所示。它具有以下基本特征： 　　①32個32位通用寄存器和2個專用寄存器(程序計數器和狀態(tài)標志寄存器)。 　　②32位指令系統(tǒng)，支持3個操作數和2種尋
  • 關鍵字： MicroBlaze  GPIO  FPGA  

Microblaze在RFID閱讀器的軟硬件設計中的應用

  • 　　引 言 　　RFID 技術是從 20 世紀 80 年代走向成熟的一項自動識別技術，近年來發(fā)展十分迅速。 目前，在全世界，基于 RFID 技術的電子標簽，使用已經 非常廣泛了，這主要取決于它的特性，RFID 標簽可以使用在幾乎所有的物理對象上。RFID 技術在 工業(yè)自動化，物體跟蹤，交通運輸控制管理，防偽校園卡，電子錢包，行李標簽，收費系統(tǒng)，醫(yī)用裝 置，電子物品的監(jiān)控和軍事用途等方面已經得到了廣泛的應用。例如第二代居民身份證，使用基于 ISO/IEC4443-B 標準的 13.56 MHz 電子標簽，
  • 關鍵字： Microblaze  RFID閱讀器  FPGA   FIFO   

基于SOPC的通用型JTAG調試器的設計

  • 　　SOPC技術的發(fā)展，給仿真器指出了新的發(fā)展方向。所謂SOPC技術，就是指用可編程技術將整個系統(tǒng)放在一塊硅片上。在傳統(tǒng)設計中電路級相互獨立的各個系統(tǒng)被集成到一塊FPGA芯片中。 　　SOPC的可重用性是一種先進的設計思想。為了降低用戶的負擔，避免重復勞動，將一些在數字電路中常用但比較復雜的功能模塊，比如SDRAM控制器等，設計成可修改參數的模塊，用戶在設計系統(tǒng)時可以直接調用這些模塊。這些特定的功能模塊被稱為IPcore(知識產權核)。由于IPcore通常是很成熟的，因此降低了開發(fā)風險。 　　本文利用
  • 關鍵字： SOPC  JTAG  FPGA  

基于Flash和JTAG接口的FPGA多配置系統(tǒng)

  • 　　引言 　　針對需要切換多個FPGA配置碼流的場合， Xilinx公司提出了一種名為System ACE的解決方案，它利用CF(Compact Flash)存儲卡來替代配置用PROM，用專門的ACE控制芯片完成CF卡的讀寫，上位機軟件生成專用的ACE文件并下載到CF存儲卡中，上電后通過ACE控制芯片實現不同配置碼流間的切換[1]。 　　System ACE的解決方案需要購買CF存儲卡和專用的ACE控制芯片，增加了系統(tǒng)搭建成本和耗費了更多空間，而且該方案只能實現最多8個配置文件的切換，在面對更多個配置
  • 關鍵字： Flash  JTAG  FPGA  

【從零開始走進FPGA】前言：哪些人適合做FPGA開發(fā)?

  • 　　“FPGA目前非?；穑鱾€高校也開了FPGA的課程，但是FPGA并不是每個人都適合，FPGA講究的是一個入道，入什么道，入電子設計的道，就是說，這個過程，你得從電子設計開始，然后再學FPGA，而不是先從VHDL/Verilog開始，直接跳過數電模電。這一點非常重要，這涉及到你以后的發(fā)展高度的問題。我是過來人，我深刻體會到FPGA與數電模電的基礎的深層次聯(lián)系。對于本科生而言，你可以把FPGA當作業(yè)余興趣，但不要把它當成今后的飯碗，你可以保持這個興趣直到研究生讀完。從我招聘的情況來看，做FPG
  • 關鍵字： FPGA  Verilog  SRAM  

奧迪在量產車中選用Altera SoC FPGA，實現“導航駕駛”功能

  • 　　Altera公司今天宣布，奧迪的高級輔助駕駛系統(tǒng)(ADAS)選用其SoC現場可編程門陣列(FPGA)，實現量產。奧迪是自動駕駛汽車技術的領先者，奧地利高科技公司TTTech則是奧迪中央輔助駕駛控制單元zFAS的核心開發(fā)合作伙伴，他們選擇了Altera® Cyclone® V SoC FPGA幫助提高其系統(tǒng)性能，突出奧迪在導航駕駛和駐車方面的優(yōu)勢，而這些是專用標準產品(ASSP)解決方案無法實現的。 　　Altera的Cyclone V SoC FPGA結合了可編程邏輯和雙核ARM C
  • 關鍵字： Altera  SoC  FPGA  

基于FPGA的FIR濾波器的誤差分析

  • 　　數字濾波器作為數字信號處理技術的重要組成部分之一,已廣泛應用于信號分離、恢復、整形等重要場合。在工程實踐中,往往要求對信號處理要有實時性和靈活性,而基于FPGA的FIR濾波器因其嚴格的線性相位和簡單的設計步驟而應用廣泛。本文不僅對基于FPGA設計的FIR濾波器進行了簡單的誤差分析,包括絕對誤差與相對誤差分析;而且還做出了該濾波器的頻譜,通過與MATLAB中仿真出的頻譜進行比較分析,驗證了該濾波器在工程應用中是適應的,滿足了設計的要求。 　　基于FPGA的FIR濾波器的誤差分析.pdf
  • 關鍵字： FPGA  FIR濾波器  

基于FPGA的FIR數字濾波器設計與仿真

  • 　　實現數字化是控制系統(tǒng)的重要發(fā)展方向，而數字信號處理已在通信、語音、圖像、自動控制、雷達、軍事、航空航天等領域廣泛應用。數字信號處理方法通常涉及變換、濾波、頻譜分析、編碼解碼等處理。數字濾波是重要環(huán)節(jié)，它能滿足濾波器對幅度和相位特性的嚴格要求，克服模擬濾波器所無法解決的電壓和溫度漂移以及噪聲等問題。而有限沖激響應FIR濾波器在設計任意幅頻特性的同時能夠保證嚴格的線性相位特性。利用FPGA可以重復配置高精度的FIR濾波器，使用VHDL硬件描述語言改變?yōu)V波器的系數和階數，并能實現大量的卷積運算算法。結合MA
  • 關鍵字： FPGA  FIR  數字濾波器  

基于XC2V1000型FPGA的FIR抽取濾波器的設計

  • 　　1 引言 　　抽取濾波器廣泛應用在數字接收領域,是數字下變頻器的核心部分。目前,抽取濾波器的實現方法有3種：單片通用數字濾波器集成電路、DSP和可編程邏輯器件。使用單片通用數字濾波器很方便,但字長和階數的規(guī)格較少,不能完全滿足實際需要。使用DSP雖然簡單,但程序要順序執(zhí)行,執(zhí)行速度必然慢?，F場可編程門陣列(FPGA)有著規(guī)整的內部邏輯陣列和豐富的連線資源,特別適用于數字信號處理,但長期以來,用FPGA實現抽取濾波器比較復雜,其原因主要是FPGA中缺乏實現乘法運算的有效結構?，F在,FPGA集成了乘法器
  • 關鍵字： FPGA  抽取濾波器  

二維FIR濾波器的FPGA實現

  • 　　O 引言 　　二維有限長單位脈沖響應濾波器(2D—FIR)用于對二維信號的處理，如在通信領域中廣泛采用2D-FIR完成對I、Q兩支路基帶信號的濾波[1]。由于涉及大量復數運算并且實時性要求高，如果不對算法作優(yōu)化在技術上很難實現。目前主要設計方案是利用FPGA廠商提供的一維FIR知識產權核(IP)，組成二維濾波器[2]。這種方案沒有考濾復數運算的特點，不可能在算法上優(yōu)化，而且IP核的內部代碼是不可修改的，因此在不同廠商的器件上不可移植。2D_FIR的復數運算都需轉成實數運算來實現的，而其中
  • 關鍵字： FIR濾波器  FPGA  

基于FPGA分布式算法的低通FIR濾波器的設計與實現

  • 　　0 引言 　　傳統(tǒng)數字濾波器硬件的實現主要采用專用集成電路(ASIC)和數字信號處理器(DSP)來實現。FPGA內部的功能塊中采用了SRAM的查找表(lo-ok up table，LUT)結構，這種結構特別適用于并行處理結構，相對于傳統(tǒng)方法來說，其并行度和擴展性都很好，它逐漸成為構造可編程高性能算法結構的新選擇。 　　分布式算法是一種適合FPGA設計的乘加運算，由于FPGA中硬件乘法器資源有限，直接應運乘法會消耗大量的資源。本文利用了豐富的存儲器資源進行查找表運算，設計了一種基于分布式算法低通FI
  • 關鍵字： FPGA  濾波器  DSP  

基于FPGA 的FIR 數字濾波器設計方案

  • 　　本文簡要介紹了FIR數字濾波器的結構特點和基本原理，提出基于FPGA和DSP Builder的FIR數字濾波器的基本設計流程和實現方案。 　　在Matlab/Simulink環(huán)境下，采用DSP Builder模塊搭建FIR模型，根據FDATool工具對FIR濾波器進行了設計，然后進行系統(tǒng)級仿真和ModelSim功能仿真，其仿真結果表明其數字濾波器的濾波效果良好。通過SignalCompiler把模型轉換成VHDL語言加入到FPGA的硬件設計中，從QuartusⅡ軟件中的虛擬邏輯分析工具SignalT
  • 關鍵字： FPGA  FIR  數字濾波器  
共6401條 137/427 |‹ « 135 136 137 138 139 140 141 142 143 144 » ›|

fpga)介紹

您好，目前還沒有人創(chuàng)建詞條fpga)!
歡迎您創(chuàng)建該詞條，闡述對fpga)的理解，并與今后在此搜索fpga)的朋友們分享。    創(chuàng)建詞條

熱門主題

關于我們 - 廣告服務 - 企業(yè)會員服務 - 網站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網安備11010802012473