首頁(yè)　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁(yè) >> 主題列表 >> fpga soc

一種基于FPGA的高速誤碼測(cè)試儀的設(shè)計(jì)

  • 摘要：誤碼測(cè)試儀是檢測(cè)通信系統(tǒng)可靠性的重要設(shè)備。傳統(tǒng)的誤碼測(cè)試儀基于CPLD和CPU協(xié)同工作，不僅結(jié)構(gòu)復(fù)雜，價(jià)格昂貴，而且不方便攜帶?；贔PGA的高速誤碼測(cè)試儀，采用FPGA來(lái)完成控制和測(cè)試模塊的一體化設(shè)計(jì)，提高了
  • 關(guān)鍵字： FPGA  誤碼測(cè)試  儀的設(shè)計(jì)    

基于FPGA的FIR濾波器的性能研究

  • 摘要：目前FIR濾波器的一般設(shè)計(jì)方法比較繁瑣，開發(fā)周期長(zhǎng)，如果采用設(shè)計(jì)好的FIR濾波器的IP核，則開發(fā)效率大為提高。本方案基于Altera公司的CycloneⅡ系列芯片EP2C8Q208C8N，首先利用MATLAB中的濾波器函數(shù)fir2得出需產(chǎn)
  • 關(guān)鍵字： FPGA  FIR  濾波器  性能    

基于FPGA的幅值可調(diào)信號(hào)發(fā)生器設(shè)計(jì)

  • 摘要：針對(duì)信號(hào)發(fā)生器時(shí)輸出頻率精度高和幅值可調(diào)的要求，采用直接數(shù)字頻率合成(DDS)技術(shù)，提出一種基于FPGA的幅值、頻率均可調(diào)的、高分辨率、高穩(wěn)定度的信號(hào)發(fā)生器設(shè)計(jì)方案。采用AT89S52單片機(jī)為控制器，控制FPGA產(chǎn)
  • 關(guān)鍵字： FPGA  幅值  信號(hào)發(fā)生器    

基于FPGA的QDPSK調(diào)制器的設(shè)計(jì)與實(shí)現(xiàn)

  • 摘要：介紹了QDPSK信號(hào)的優(yōu)點(diǎn)，并分析了其實(shí)現(xiàn)原理，提出一種QDPSK高性能數(shù)字調(diào)制器的FPGA實(shí)現(xiàn)方案。采用自頂向下的設(shè)計(jì)思想，將系統(tǒng)分成串／并變換器、差分編碼器、邏輯選相電路、四相載波發(fā)生器等4大模塊，用原理圖
  • 關(guān)鍵字： QDPSK  FPGA  調(diào)制器    

紅外目標(biāo)識(shí)別跟蹤系統(tǒng)的DSP+FPGA實(shí)現(xiàn)

  • 紅外目標(biāo)識(shí)別跟蹤系統(tǒng)的DSP+FPGA實(shí)現(xiàn),現(xiàn)場(chǎng)可編程門陣列(FPGA)是在專用ASIC的基礎(chǔ)上發(fā)展出來(lái)的，它克服了專用ASIC不夠靈活的缺點(diǎn)。與其他中小規(guī)模集成電路相比，其優(yōu)點(diǎn)主要在于它有很強(qiáng)的靈活性，即其內(nèi)部的具體邏輯功能可以根據(jù)需要配置，對(duì)電路的修改和
  • 關(guān)鍵字： DSP  FPGA  實(shí)現(xiàn)  系統(tǒng)  跟蹤  目標(biāo)  識(shí)別  紅外  

FPGA實(shí)現(xiàn)OFDM水聲通信系統(tǒng)定時(shí)同步

  • FPGA實(shí)現(xiàn)OFDM水聲通信系統(tǒng)定時(shí)同步,引 言　　正交頻分復(fù)用(Orthogonal Frequency Division Multiplexing，OFDM)技術(shù)是一種多載波調(diào)制技術(shù)，它將寬帶信道分解為相互正交的一組窄帶子信道，利用各個(gè)子信道進(jìn)行并行數(shù)據(jù)傳輸，因此其頻譜利用率高、抗多徑衰
  • 關(guān)鍵字： 系統(tǒng)  定時(shí)  同步  通信  水聲  實(shí)現(xiàn)  OFDM  FPGA  

S2C為Xilinx原型驗(yàn)證系統(tǒng)提供突破性驗(yàn)證模塊技術(shù)

  • S2C 日前宣布其Verification Module技術(shù)（專利申請(qǐng)中）已可用于其基于Xilinx的FPGA原型驗(yàn)證系統(tǒng)中。V6 TAI Verification Module可以實(shí)現(xiàn)在FPGA原型驗(yàn)證環(huán)境和用戶驗(yàn)證環(huán)境之間高速海量數(shù)據(jù)傳輸。用戶可以使用Xilinx ChipScope或者第三方調(diào)試環(huán)境，同時(shí)查看4個(gè)FPGA。另外，V6 TAI Verification Module還可以用于1.3M～4.7M ASIC門的原型設(shè)計(jì)。V6 TAI Verification Module具有PCIe G
  • 關(guān)鍵字： S2C  Xilinx  FPGA  

惠瑞捷推出半導(dǎo)體行業(yè)首創(chuàng)可擴(kuò)展測(cè)試機(jī)臺(tái)系列 -V93000 Smart Scale平臺(tái)

  • Advantest 集團(tuán)（東京證券交易所：6857；紐約證券交易所：ATE）旗下企業(yè)惠瑞捷發(fā)布了業(yè)界首創(chuàng)可擴(kuò)展、高性價(jià)比的測(cè)試機(jī)臺(tái)系列，可用來(lái)測(cè)試28 納米及更小尺寸工藝和 3D 架構(gòu)的芯片。
  • 關(guān)鍵字： 惠瑞捷  3D  SOC  

惠瑞捷V93000 SOC 測(cè)試平臺(tái)裝機(jī)數(shù)量達(dá)到2,500 臺(tái)

  • Advantest 集團(tuán)（東京證券交易所：6857；紐約證券交易所：ATE）旗下公司惠瑞捷 (Verigy)的 V93000 片上系統(tǒng) (SOC) 測(cè)試平臺(tái)安裝數(shù)量已達(dá) 2,500 臺(tái)，具有重大里程碑意義。此次具有里程碑意義的裝機(jī)為日月光半導(dǎo)體制造股份有限公司（簡(jiǎn)稱 ASE，臺(tái)灣證券交易所：2311，紐約證券交易所：ASX）多系統(tǒng)訂單的一部分。日月光為世界最大的 IC 封裝和測(cè)試服務(wù)的獨(dú)立供應(yīng)商。
  • 關(guān)鍵字： Verigy  SOC  IC 測(cè)試  

一款用DSP+FPGA實(shí)現(xiàn)的數(shù)字相關(guān)器

  • 引　言數(shù)字相關(guān)器作為軟件無(wú)線電的典型應(yīng)用，在擴(kuò)頻通信中成為必不可少的技術(shù)。在傳統(tǒng)的擴(kuò)頻通信中，采用模擬器件(如：聲表面波器) 來(lái)實(shí)現(xiàn)解擴(kuò)單元，而用數(shù)字相關(guān)器可以增加系統(tǒng)的靈活性和穩(wěn)定性，因此，對(duì)數(shù)字相關(guān)器
  • 關(guān)鍵字： 相關(guān)  數(shù)字  實(shí)現(xiàn)  FPGA  DSP  

基于FPGA的混合信號(hào)驗(yàn)證流程

  • 基于FPGA的混合信號(hào)驗(yàn)證流程,隨著SoC設(shè)計(jì)上的混合信號(hào)組件數(shù)量增加了，基本的功能驗(yàn)證對(duì)于硅初期能否成功也愈來(lái)愈重要。FPGA在系統(tǒng)整合難題上加入了一個(gè)新特點(diǎn)。在核心上，此新范例-可編程系統(tǒng)單芯片(programmable system chip,PSC)整合FPGA電閘
  • 關(guān)鍵字： 驗(yàn)證  流程  信號(hào)  混合  FPGA  基于  

基于FPGA的檢糾錯(cuò)邏輯算法的實(shí)現(xiàn)

  • 基于FPGA的檢糾錯(cuò)邏輯算法的實(shí)現(xiàn),星載計(jì)算機(jī)系統(tǒng)中電子器件容易受到空間環(huán)境電磁場(chǎng)的輻射和重粒子的沖擊，從而導(dǎo)致器件運(yùn)行出錯(cuò)，特別是存儲(chǔ)器中數(shù)據(jù)容易出現(xiàn)錯(cuò)誤，需要具有檢糾錯(cuò)功能的電路模塊對(duì)其進(jìn)行糾正，以免造成嚴(yán)重的后果?；跐h明碼的糾錯(cuò)
  • 關(guān)鍵字： 算法  實(shí)現(xiàn)  邏輯  糾錯(cuò)  FPGA  基于  

音頻編解碼芯片接口的FPGA應(yīng)用

  • 音頻編解碼芯片接口的FPGA應(yīng)用,介紹了音頻編解碼芯片WM8731基于FPGA的接口電路的設(shè)計(jì)，包括芯片配置模塊與音頻數(shù)據(jù)接口模塊等，使得控制器只通過(guò)寄存器就可以方便地對(duì)其進(jìn)行操作。整個(gè)設(shè)計(jì)以VHDL和Verilog HDL語(yǔ)言在Max+Plus Ⅱ里實(shí)現(xiàn)，并進(jìn)行了驗(yàn)
  • 關(guān)鍵字： FPGA  應(yīng)用  接口  芯片  解碼  音頻  

Altera演示第一款基于模型的FPGA浮點(diǎn)DSP工具

  • 　　Altera公司日前演示了使用FPGA的浮點(diǎn)DSP新設(shè)計(jì)流程，這是業(yè)界第一款基于模型的浮點(diǎn)設(shè)計(jì)工具，支持在FPGA中實(shí)現(xiàn)復(fù)數(shù)浮點(diǎn)DSP算法。伯克萊設(shè)計(jì)技術(shù)公司 (Berkeley Design Technology, Inc, BDTI) 進(jìn)行的獨(dú)立分析驗(yàn)證了能夠在Altera 的Stratix 和Arria FPGA系列中簡(jiǎn)單方便的高效實(shí)現(xiàn)高性能浮點(diǎn)DSP設(shè)計(jì)。 　　
  • 關(guān)鍵字： Altera  FPGA  

EtherWaves和Tensilica合作擴(kuò)展數(shù)字廣播解決方案

  • 　　EtherWaves和Tensilica日前宣布，通過(guò)植入Tensilica公司的Xtensa數(shù)據(jù)處理器，從而進(jìn)一步拓展ClearSignal的軟件DAB/DMB解決方案，EtherWaves公司，是業(yè)界公認(rèn)的車載和SOC(片上系統(tǒng))數(shù)字廣播IP核的領(lǐng)導(dǎo)者，Tensilica是業(yè)界領(lǐng)先的且經(jīng)驗(yàn)證的可配置處理器IP供應(yīng)商。這項(xiàng)舉措非常符合EtherWaves公司一貫的支持領(lǐng)先芯片架構(gòu)的戰(zhàn)略方針，同時(shí)也拓展了ClearSignal軟件設(shè)計(jì)的實(shí)用性。
  • 關(guān)鍵字： EtherWave  SOC  DSP  
共7949條 319/530 |‹ « 317 318 319 320 321 322 323 324 325 326 » ›|

fpga soc介紹

您好，目前還沒有人創(chuàng)建詞條fpga soc!
歡迎您創(chuàng)建該詞條，闡述對(duì)fpga soc的理解，并與今后在此搜索fpga soc的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473