fpga ip 文章進(jìn)入fpga ip技術(shù)社區(qū)

4DK Technologies 采用 Enea Accelerator 平臺(tái)

　　Enea (Nordic Exchange/Small Cap/ENEA) 宣布，4DK Technologies 已選用 Enea Accelerator Platform™，用來(lái)縮短其 SuperConnectivity™ 平臺(tái)的上市周期。Enea Accelerator Platform 為希望實(shí)現(xiàn)跳躍式產(chǎn)品開(kāi)發(fā)的企業(yè)提供了綜合性的“應(yīng)用就緒”平臺(tái)解決方案。4DK Technologies 已簽署了一份于 2007 年生效的 5 年期許可協(xié)議，其中還包括雇用 Enea 專
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) 4DK Technologies Enea Accelerator ALL-IP

使用ISE設(shè)計(jì)工具優(yōu)化FPGA的功耗

　　自從Xilinx公司推出FPGA二十多年來(lái)，研發(fā)工作大大提高了FPGA的速度和面積效率，縮小了FPGA與ASIC之間的差距，使FPGA成為實(shí)現(xiàn)數(shù)字電路的優(yōu)選平臺(tái)。今天，功耗日益成為FPGA供應(yīng)商及其客戶關(guān)注的問(wèn)題。　　降低FPGA功耗是降低封裝和散熱成本、提高器件可靠性以及打開(kāi)移動(dòng)電子設(shè)備等新興市場(chǎng)之門的關(guān)鍵。　　Xilinx在提供低功耗FPGA解決方案方面較有經(jīng)驗(yàn)。本文說(shuō)明如何應(yīng)用計(jì)算機(jī)輔助設(shè)計(jì)(CAD)技術(shù)，如Xilinx ISE(集成軟件環(huán)境)9.2i版本軟件使功能有效降低。　　CM
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) Xilinx FPGA ASIC

Actel推動(dòng)最低功耗FPGA進(jìn)入便攜式顯示屏領(lǐng)域

　　Actel公司宣布繼續(xù)專注于新興的高增長(zhǎng)便攜式應(yīng)用市場(chǎng)，并推出專為液晶顯示 (LCD) 控制應(yīng)用設(shè)計(jì)的靈活的低功耗方案。新推出的IGLOO視頻演示板、帶有LCD面板的LCD適配器板、IGLOO視頻演示工具 (IVDK) 以及顯示相關(guān)的參考設(shè)計(jì)，都充分利用了該公司領(lǐng)先業(yè)界的5µW Actel IGLOO FPGA 的優(yōu)勢(shì)。Actel預(yù)期這三款產(chǎn)品將會(huì)吸引便攜及手持式消費(fèi)電子、工業(yè)、醫(yī)療、汽車及軍用設(shè)備等對(duì)功耗敏感的產(chǎn)品設(shè)計(jì)人員，用于其中小型 LCD 顯示設(shè)備中。　　隨著個(gè)人媒體播放器、M
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) Actel FPGA LCD MCU和嵌入式微處理器

做FPGA設(shè)計(jì)時(shí)需注意的一些關(guān)鍵問(wèn)題

不管你是一名邏輯設(shè)計(jì)師、硬件工程師或系統(tǒng)工程師，甚或擁有所有這些頭銜，只要你在任何一種高速和多協(xié)議的復(fù)雜系統(tǒng)中使用了FPGA，你就很可能需要努力解決好器件配置、電源管理、IP集成、信號(hào)完整性和其他的一些關(guān)鍵設(shè)計(jì)問(wèn)題。不過(guò)，你不必獨(dú)自面對(duì)這些挑戰(zhàn)，因?yàn)樵诋?dāng)前業(yè)內(nèi)領(lǐng)先的FPGA公司里工作的應(yīng)用工程師每天都會(huì)面對(duì)這些問(wèn)題，而且他們已經(jīng)提出了一些將令你的設(shè)計(jì)工作變得更輕松的設(shè)計(jì)指導(dǎo)原則和解決方案。 I/O信號(hào)分配可提供最多的多功能引腳、I/O標(biāo)準(zhǔn)、端接方案和差分對(duì)的FPGA在信號(hào)分配方面也具有最復(fù)
關(guān)鍵字： FPGA 設(shè)計(jì) 問(wèn)題其他IC 制程

Xilinx和Brilliant電信推出基于FPGA的電信級(jí)時(shí)序（Timing）解決方案

　　賽靈思公司和Brilliant 電信公司日前宣布：針對(duì)下一代有線和無(wú)線網(wǎng)絡(luò)推出業(yè)界第一個(gè)基于FPGA的電信級(jí)時(shí)序(Timing)解決方案。這一聯(lián)合開(kāi)發(fā)的解決方案為下一代通信網(wǎng)絡(luò)設(shè)計(jì)人員提供了第一個(gè)嵌入式可編程解決方案，該方案具有無(wú)與倫比的靈活性、現(xiàn)場(chǎng)可升級(jí)能力和定制化能力。通過(guò)將時(shí)序功能集成到賽靈思FPGA器件中，這一解決方案可顯著降低成本。在賽靈思Virtex™ 或 Spartan™ FPGA中實(shí)現(xiàn)的這一解決方案以兩款知識(shí)產(chǎn)權(quán)(IP)內(nèi)核—NGNTime 和 FemtoTim
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) 賽靈思 Brilliant FPGA MCU和嵌入式微處理器

一種基于FPGA的準(zhǔn)單輸入調(diào)變序列生成器設(shè)計(jì)

　　1.引言　　隨著集成電路復(fù)雜度越來(lái)越高，測(cè)試開(kāi)銷在電路和系統(tǒng)總開(kāi)銷中所占的比例不斷上升，測(cè)試方法的研究顯得非常突出。目前在測(cè)試源的劃分上可以采用內(nèi)建自測(cè)試或片外測(cè)試。內(nèi)建自測(cè)試把測(cè)試源和被測(cè)電路都集成在芯片的內(nèi)部，對(duì)于目前SOC級(jí)的芯片測(cè)試如果采用內(nèi)建自測(cè)試則付出的硬件面積開(kāi)銷則是很大的，同時(shí)也增加了芯片設(shè)計(jì)的難度：因此片外測(cè)試便成為目前被普遍看好的方法。由于FPGA具有可重構(gòu)的靈活性，利用FPGA來(lái)作為測(cè)試源實(shí)現(xiàn)片外測(cè)試就是一種非常有效的手段。　　由于偽隨機(jī)模式測(cè)試只需要有限個(gè)數(shù)的輸入向量便
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA 序列生成器 Verilog HDL MCU和嵌入式微處理器

Chipidea 推出業(yè)界第一個(gè)針對(duì)便攜式消費(fèi)應(yīng)用的D 類音頻驅(qū)動(dòng)器 IP

　　MIPS 科技公司模擬業(yè)務(wù)部 Chipidea 宣布推出業(yè)界第一個(gè)D 類音頻驅(qū)動(dòng)器 IP，它是專門為低至 65nm 工藝節(jié)點(diǎn)制造的系統(tǒng)級(jí)芯片(SoC)器件而設(shè)計(jì)的。Chipidea 的模擬/混合信號(hào) D 類音頻驅(qū)動(dòng)器 IP 可滿足便攜式消費(fèi)音頻設(shè)備市場(chǎng)的爆炸性增長(zhǎng)需求，包括 MP3 播放器、集成了音頻功能的智能手機(jī)、手持式 GPS 系統(tǒng)，以及那些必備集成音頻功能組合和延長(zhǎng)電池壽命要求不斷對(duì) IC 設(shè)計(jì)師和終端產(chǎn)品制造商帶來(lái)挑戰(zhàn)的其他領(lǐng)域。　　D 類放大器以前主要應(yīng)用于包括電視和固定音頻放大器等大型
關(guān)鍵字：模擬技術(shù) 電源技術(shù) MIPS D類音頻驅(qū)動(dòng)器 IP 音視頻技術(shù)

ARM7與FPGA相結(jié)合在工業(yè)控制和故障檢測(cè)中的應(yīng)用(圖)

ARM7與FPGA相結(jié)合在工業(yè)控制和故障檢測(cè)中的應(yīng)用(圖),
關(guān)鍵字：檢測(cè) 應(yīng)用故障工業(yè)控制 FPGA 結(jié)合 ARM7

FPGA新手入門

FPGA簡(jiǎn)介 FPGA是英文Field Programmable Gate Array的縮寫(xiě)，即現(xiàn)場(chǎng)可編程門陣列，它是在可編程陣列邏輯PAL(Programmable Array Logic)、門陣列邏輯GAL(Gate Array Logic)、可編程邏輯器件PLD(Programmable Logic Device)等可編程器件的基礎(chǔ)什么是FPGA上進(jìn)一步發(fā)展的產(chǎn)
關(guān)鍵字： FPGA 新手入門元器件其他IC 制程

基于FPGA的串行Flash擴(kuò)展實(shí)現(xiàn)

　　1 引言　　FPGA憑借其方便靈活、可重復(fù)編程等優(yōu)點(diǎn)而日益被廣泛應(yīng)用;閃速存儲(chǔ)器(Flash Memory)以其集成度高、成本低、使用方便等優(yōu)點(diǎn)，在眾多領(lǐng)域中也獲得了廣泛應(yīng)用。在現(xiàn)代數(shù)字電路設(shè)計(jì)中。經(jīng)常需要保存大量數(shù)據(jù)，而Flash存儲(chǔ)速度快、體積小、功耗低且價(jià)格低廉，可在線電擦寫(xiě)，信息在掉電后不會(huì)丟失，因此成為設(shè)計(jì)人員的首選。　　2 M25P80的介紹　　Flash是一種具有電可擦除的可編程ROM，可以分為兩大類：并行Flash和串行Flash。并行Flash存儲(chǔ)量大，速度快;而串行Fl
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA Flash 串 MCU和嵌入式微處理器

寬帶化數(shù)據(jù)話音綜合智能業(yè)務(wù)平臺(tái)展望

　　IP-IN是結(jié)合目前通信網(wǎng)絡(luò)發(fā)展、業(yè)務(wù)演進(jìn)的可能性和市場(chǎng)的實(shí)際需求提出的可與IP互通的新一代智能網(wǎng)平臺(tái)。它以整合網(wǎng)絡(luò)資源、開(kāi)發(fā)具有運(yùn)營(yíng)價(jià)值的增值業(yè)務(wù)為主要目標(biāo)。IP-IN是一個(gè)市場(chǎng)生命力強(qiáng)、現(xiàn)實(shí)、可操作的技術(shù)。我們可利用它不斷地推出新產(chǎn)品、新服務(wù)。由于目前的業(yè)務(wù)集成仍然是生硬的綁定，從技術(shù)體系和運(yùn)維體系看各業(yè)務(wù)還處在分割狀態(tài)，使得現(xiàn)有的高品質(zhì)的網(wǎng)絡(luò)無(wú)法發(fā)揮其效能。但是在采用了IP-IN技術(shù)以后，我們可通過(guò)一條接入線、一個(gè)賬單，一次性地為用戶提供高品質(zhì)的多種現(xiàn)有的電信業(yè)務(wù)。　　與IP互通的智能網(wǎng)技
關(guān)鍵字：通訊無(wú)線網(wǎng)絡(luò) IP-IN 寬帶數(shù)據(jù) 無(wú)線網(wǎng)絡(luò)

地面數(shù)字電視符號(hào)與載波同步的FPGA實(shí)現(xiàn)

　　1 引言　　中國(guó)于2006年8月頒布了數(shù)字電視的地面廣播標(biāo)準(zhǔn)GB20600-2006，成為繼美國(guó)ATSC、歐洲D(zhuǎn)VB-T、日本ISDB-T之后又一重要的地面數(shù)字電視廣播的國(guó)家標(biāo)準(zhǔn)。GB20600-2006中對(duì)中國(guó)數(shù)字電視地面?zhèn)鬏?DigitalTerrestrial Television Broadcasting，DTTB)系統(tǒng)傳輸?shù)膸Y(jié)構(gòu)、信道編碼和調(diào)制作了具體的規(guī)定。其中幀結(jié)構(gòu)的基本單元——信號(hào)幀采用了循環(huán)擴(kuò)展的時(shí)域幀頭結(jié)構(gòu)，即在每3780個(gè)符號(hào)的幀體前加入一定長(zhǎng)度的經(jīng)循環(huán)擴(kuò)展后的偽隨機(jī)序列作
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) 數(shù)字電視 FPGA 載波 MCU和嵌入式微處理器

Xilinx推出針對(duì)Intel前端總線（FSB）的FPGA加速解決方案

　　賽靈思公司宣布開(kāi)始正式發(fā)放高性能計(jì)算行業(yè)首款針對(duì)Intel前端總線(FSB)的FPGA加速解決方案商業(yè)許可?；诟咝阅?5nm Virtex™-5 平臺(tái) FPGA 和Intel® QuickAssist技術(shù)，賽靈思公司的加速計(jì)算平臺(tái)(Accelerated Computing Platform, ACP)M1許可包支持實(shí)現(xiàn)全速1066MHz FSB性能。ACP M1許可包目前已開(kāi)始向系統(tǒng)集成商提供，支持他們進(jìn)行解決方案的開(kāi)發(fā)，以提高基于Intel處理器的服務(wù)器平臺(tái)的性能，并保證把功
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) 賽靈思 FPGA FSB

基于FPGA的李沙育圖形在手持式示波表中實(shí)現(xiàn)

　　1.引言　　示波器測(cè)量頻率和相位的方法很多， “李沙育圖形法”就是其中用得最多的一種?！袄钌秤龍D形法”又稱波形合成法，就是將被測(cè)頻率的信號(hào)和頻率已知的標(biāo)準(zhǔn)信號(hào)分別加至示波器的Y軸輸入端和x軸輸入端，在示波器顯示屏上將出現(xiàn)一個(gè)合成圖形，這個(gè)圖形就是李沙育圖形。李沙育圖形隨兩個(gè)輸入信號(hào)的頻率、相位、幅度不同，所呈現(xiàn)的波形也不同。　　早期的模擬示波器顯示李沙育圖形的原理是將電信號(hào)轉(zhuǎn)換為光信號(hào)，核心部分是陰極射線示波管(CRT)。將輸入信號(hào)加到示波管內(nèi)部的偏轉(zhuǎn)系統(tǒng)，高速電子經(jīng)聚焦、加速和偏轉(zhuǎn)后，打到熒
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA 示波器 MCU和嵌入式微處理器

WTB網(wǎng)絡(luò)HDLC在FPGA中的實(shí)現(xiàn)

　　1 引言　　TCN(Train Communication Network)總體結(jié)構(gòu)是由WTB(絞線式列車總線)和MVB(多功能車輛總線)組成，符合IEC61375-1標(biāo)準(zhǔn)。本文主要圍繞WTB鏈路控制的幀格式進(jìn)行研究。鑒于IEC61375-1標(biāo)準(zhǔn)中規(guī)定的WTB幀數(shù)據(jù)格式與IS03309中定義的HDLC(High Level Data Link Control)格式一致，基帶Manchester-Biphase-L技術(shù)編解碼器現(xiàn)則圍繞HDLC展開(kāi)。　　隨著深亞微米工藝技術(shù)的發(fā)展，F(xiàn)PGA(Fie
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) TCN HDLC FPGA MCU和嵌入式微處理器