首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> fpga ip

fpga ip 文章 最新資訊

基于FPGA+PCI的并行計算平臺實現(xiàn)

  • 　　當前對于各種加密算法.除了有針對性的破解算法，最基本的思想就是窮舉密鑰進行匹配，通常稱為暴力破解算法。由于暴力破解算法包含密鑰個數(shù)較多，遍歷的時間超過實際可接受的范圍。如果計算速度提高到足夠快。這種遍歷的算法因結(jié)構(gòu)設計簡便而具有實際應用的前景。 　　PCI總線(外設互聯(lián)總線)與傳統(tǒng)的總線標準——ISA總線(工業(yè)標準結(jié)構(gòu)總線)相比，具有更高的傳輸率(132MBps)、支持32位處理器及DMA和即插即用等優(yōu)點，用于取代ISA總線而成為目前臺式計算機的事實I/O總線標準，在普通PC機和工控機上有著廣泛的應
  • 關鍵字： 嵌入式系統(tǒng)  單片機  FPGA  PCI  并行計算  MCU和嵌入式微處理器  

基于FPGA的分布式算法FIR濾波器設計

  • 　　引 言 　　FIR(finite impulse response)濾波器是數(shù)字信號處理系統(tǒng)中最基本的元件，它可以在保證任意幅頻特性的同時具有嚴格的線性相頻特性，同時其單位沖激響應是有限的，沒有輸入到輸出的反饋，是穩(wěn)定的系統(tǒng)。因此，F(xiàn)IR濾波器在通信、圖像處理、模式識別等領域都有著廣泛的應用。 　　目前FIR濾波器的硬件實現(xiàn)有以下幾種方式： 　　一種是使用單片通用數(shù)字濾波器集成電路，這種電路使用簡單，但是由于字長和階數(shù)的規(guī)格較少，不易完全滿足實際需要。雖然可采用多片擴展來滿足要求，但會增加體積和
  • 關鍵字： 嵌入式系統(tǒng)  單片機  FIR  FPGA  濾波器  MCU和嵌入式微處理器  

FPGA奔向45納米

  • 　　Altera公司技術開發(fā)副總裁Mojy Chian博士來到北京，在媒體座談會上介紹了該公司45nm IC開發(fā)的情況。他說，45nm相對65nm的優(yōu)勢要比65nm相對90nm的優(yōu)勢更大，同時開發(fā)難度也更高。Altera通過選擇正確的合作伙伴、采用“第一片硅投產(chǎn)”的方法以及協(xié)作設計和工藝開發(fā)的方式來實現(xiàn)2008年45nm FPGA的生產(chǎn)。 　　那個叫Moore的人真幸運。他沒有發(fā)現(xiàn)真正的物理定律。他只不過總結(jié)并預測了半導體產(chǎn)業(yè)的發(fā)展規(guī)律，但他可能比大多數(shù)發(fā)現(xiàn)真正定律的物理學家都著名。說他幸運，是因為那個
  • 關鍵字： 嵌入式系統(tǒng)  單片機  FPGA  45納米  IC  模擬IC  

C語言平臺　縮短SoC前期設計時間

  • 　　在設計上能減少結(jié)構(gòu)探索時間的C語言平臺，在結(jié)構(gòu)上如何以新思考突破? 　　以往半導體業(yè)者大多使用FPGA(Field Programmable Gate Array)製作樣品(Prototype)，接著鎖定幾項晶片重要規(guī)格，依此找出最適合該晶片的結(jié)構(gòu)，這種方式最大缺點是作業(yè)時間非常冗長。然而，C語言平臺的設計方式則是，利用軟體模擬分析檢討晶片結(jié)構(gòu)，以往FPGA平臺的樣品，大約需要半年左右的結(jié)構(gòu)探索時間，如果採用C語言平臺的設計方式，只需要花費約2周~1個月的時間。 　　目前開發(fā)最快的是日本沖電氣，以
  • 關鍵字： 嵌入式系統(tǒng)  單片機  C語言  SoC  FPGA  MCU和嵌入式微處理器  

Tensilica加入Chip Estimate主要IP核合作伙伴計劃

  • 　　Tensilica公司日前聯(lián)合Chip Estimate公司宣布，Tensilica加入Chip Estimate主要IP核合作伙伴計劃。身為主要IP核合作伙伴，Tensilica公司在通過ChipEstimate.com使得客戶可以集中以訪問其標準系列處理器IP核和可配置處理器技術的信息。Tensilica公司針對片上系統(tǒng)(SoC)設計的IP核解決方案令設計工程師能夠創(chuàng)造出低功耗、高性能的軟硬件集成電路產(chǎn)品。 　　ChipEstimate.com自2005年開始運作，為電子設計和半導體設計公司提供
  • 關鍵字： 消費電子  Tensilica  Chip  Estimate  IP  消費電子  

FPGA在語音存儲與回放系統(tǒng)中的應用

  • 　　1 引言 　　隨著數(shù)字信號處理器、超大規(guī)模集成電路的高速發(fā)展，語音記錄技術已從模擬錄音階段過渡到數(shù)字錄音階段。在數(shù)字化錄音技術中，壓縮后的語音數(shù)據(jù)有些存儲在硬盤中，有些存儲在帶有掉電保護功能的RAM或FLASH存儲器中。筆者介紹的語音存儲與回放系統(tǒng)，未使用專用的語音處理芯片，不需要擴展接口電路，只利用FPGA作為核心控制器，就能完成語音信號的數(shù)字化處理，即實現(xiàn)語音的存儲與回放。 　　2 系統(tǒng)總體結(jié)構(gòu) 　　數(shù)字化語音存儲與回放系統(tǒng)的基本工作原理是將模擬語音信號通過模數(shù)轉(zhuǎn)換器(A/D)轉(zhuǎn)換成數(shù)字信號
  • 關鍵字： 嵌入式系統(tǒng)  單片機  FPGA  語音存儲  MCU和嵌入式微處理器  

基于FPGA的32 Kbit/s CVSD語音編解碼器的實現(xiàn)

  • 　　64 Kbit/s的A律或μ律的對數(shù)壓擴PCM編碼在大容量的光纖通信系統(tǒng)和數(shù)字微波系統(tǒng)中已得到廣泛應用，但由于占用較大的傳輸帶寬和具有復雜的成幀結(jié)構(gòu)，PCM編碼不適合無線語音系統(tǒng)的應用。連續(xù)可變斜率增量(Continuously Variable Slope Delta，CVSD)調(diào)制以其較低的應用難度、成本和編碼速率，較好的語音質(zhì)量廣泛應用于戰(zhàn)術通信網(wǎng)、衛(wèi)星通信、藍牙等無線語音傳輸領域。近年來FPGA不斷發(fā)展演化，并在構(gòu)架方面針對DSP應用有了顯著增強。這些增強使得FPGA能夠支持各領域的眾多復雜D
  • 關鍵字： 嵌入式系統(tǒng)  單片機  FPGA  CVSD  語音編解碼器  MCU和嵌入式微處理器  

IAR Systems發(fā)布IAR PowerPac TCP/IP for ARM

  • 　　IAR Systems發(fā)布TCP/IP協(xié)議棧，配套使用于IAR PowerPac™ RTOS，為使用IAR Embedded Workbench® for ARM集成開發(fā)環(huán)境的開發(fā)者提供了一個簡便易用的TCP/IP協(xié)議。它特別適用于需要與電腦網(wǎng)絡(比如Internet)方便連接的便攜式產(chǎn)品開發(fā)。 　　有了TCP/IP協(xié)議模塊，IAR PowerPac就包括了把全套的TCP/IP協(xié)議移植到ARM芯片上的所有必要組件。IAR PowerPac TCP/IP協(xié)議在運行時可配置，適用于帶
  • 關鍵字： 通訊  無線  網(wǎng)絡  IAR  Systems  TCP/IP  ARM  通信基礎  

基于FPGA的32Kbit/s CVSD語音編解碼器的實現(xiàn)

  • 筆者結(jié)合FPGA的靈活性、強大的數(shù)字信號處理能力、較短的開發(fā)周期，提出了基于FPGA的32 Kbit/s CVSD語音編解碼器。
  • 關鍵字： FPGA  CVSD  Kbit  32    

采用AVR單片機對FPGA進行配置

  •     Altera公司的ACEX、FLEX等系列的FPGA芯片應用廣泛，但其FPGA基于SRAM結(jié)構(gòu)，決定電路邏輯功能的編程數(shù)據(jù)存儲于SRAM中。由于SRAM的易失性，每次上電時必須重新把編程數(shù)據(jù)裝載到SRAM中，這一過程就是FPGA的配置過程。FPGA的配置分為主動式和被動式。在主動模式下，F(xiàn)PGA上電后主動將配置數(shù)據(jù)從專用的EPROM(如EPC1，EPC2等)加載到SRAM中。被動模式下，F(xiàn)PGA為從屬器件，由相應的控制電路或微處理器控制配置過程，包括通過下載
  • 關鍵字： 單片機  FPGA  MCU和嵌入式微處理器  

FPGA的堆疊封裝，欲革背板與SoC的命

  • 　　FPGA最基本的應用是橋接。隨著FPGA的門數(shù)不斷提高，雄心勃勃的FPGA巨頭們早已不滿足這些，他們向著信號處理、互聯(lián)性和高速運算方向發(fā)展。未來，F(xiàn)PGA還有望與模擬和存儲器廠商合作，做出SIP（堆疊封裝）。 　　最近，筆者訪問了Xilinx公司的CTO Ivo Bolsens，他說未來的FPGA一方面是在功耗、性能、價格方面進行不停地改進，未來將出現(xiàn)革命性的變化就是利用推迭封裝（SIP），一個封裝里面放多個裸片的技術，那么FPGA平臺可能就會成為一個標準的、虛擬的SoC（Virtual SoC）的
  • 關鍵字： FPGA  SoC  MCU和嵌入式微處理器  

基于FPGA的計算機防視頻信息泄漏系統(tǒng)設計

  • 　　假如顯示終端為數(shù)字微鏡DMD(Digital MicromirrorDevice)顯示器。該顯示器將計算機每個像素點的圖像信號經(jīng)過數(shù)字光處理DLP(Digital Light Processing)后，存入SDRAM雙向緩存器，當一幀圖像接收完畢時，內(nèi)部數(shù)據(jù)處理電路同時激發(fā)各像素點對應的微鏡運動，完成一幀圖像的顯示。DMD顯示器峰值數(shù)字驅(qū)動電壓不超過33.5V，電磁輻射很低，且各微鏡片同時驅(qū)動，形成相互干擾的向外輻射信號，解碼難度極大，從而使其成為無信息泄漏的顯示器。此時，視頻電纜的輻射在整個視頻通路
  • 關鍵字： 嵌入式系統(tǒng)  單片機  FPGA  視頻信息  MCU和嵌入式微處理器  

嵌入式系統(tǒng)中從串配置FPGA的實現(xiàn)

  • 　　本文主要論述在ARM嵌入式系統(tǒng)中如何實現(xiàn)FPGA從串配置的方法，將系統(tǒng)程序及配置數(shù)據(jù)存儲在系統(tǒng)Flash中，利用ARM的通用I/O口產(chǎn)生配置時序，省去專用的配置PROM。 　　文中ARM微處理器采用samsung公司的ARM7TDMI系列中的S3C4480X，F(xiàn)PGA采用xilinx 　　公司spartan3E系列中的XC3S100E，詳細討論FPGA的從串配置的時序，同時論述S3C4480X從串配置spartan3E系列FPGA的軟、硬件實現(xiàn)方法。實踐證明，該方法在成本、體積、靈活性上均具有優(yōu)勢
  • 關鍵字： 嵌入式系統(tǒng)  單片機  嵌入式  FPGA  MCU和嵌入式微處理器  

動蕩的處理器IP時代　嵌入式CPU的IP授權與發(fā)展分析

  • 　　處理器是1款系統(tǒng)的心臟部分，所有功能的達成幾乎都要依靠處理器，而在嵌入式系統(tǒng)方面，由于針對的應用層次較為較為狹窄，因此更要在效能、功耗與成本等變量進行多方考慮，其中，授權方案更是影響到廠商進行開發(fā)時的成本與產(chǎn)品上市時程，因此更需要審慎面對。 　　在各種嵌入式應用當中，總?cè)辈涣?或多個處理器核心來統(tǒng)籌整個系統(tǒng)的運作，但是處理器核心的架構(gòu)復雜，相關的設計概念必須有多年累積的技術實力才有辦法實現(xiàn)，以目前生產(chǎn)代工型態(tài)至上的企業(yè)觀念中，自力進行處理器的開發(fā)不啻是吃力又不討好的工作，不僅無法帶來立即的營收，開發(fā)
  • 關鍵字： 嵌入式系統(tǒng)  單片機  處理器  IP  CPU  MCU和嵌入式微處理器  

基于FPGA的TDI－CCD時序電路的設計

  • 文中較為詳細地介紹了TDI-CCD的結(jié)構(gòu)和工作原理，并根據(jù)工程項目所使用的IL－E2 TDI-CCD的特性，設計了一種基于現(xiàn)場可編程門陣列 (FPGA) 的TDI-CCD時序電路
  • 關鍵字： FPGA  CCD  TDI  時序電路    
共7146條 445/477 |‹ « 443 444 445 446 447 448 449 450 451 452 » ›|

fpga ip介紹

您好，目前還沒有人創(chuàng)建詞條fpga ip!
歡迎您創(chuàng)建該詞條，闡述對fpga ip的理解，并與今后在此搜索fpga ip的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473