首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> dsp＋fpga

基于NiosII的工程爆破振動數(shù)據(jù)采集控制器設計

  • 介紹了一種在工程爆破振動數(shù)據(jù)采集中應用的控制器設計方案。系統(tǒng)采用Altera公司的FPGA作為主控制器芯片，其中集成控制邏輯單元與NiosII軟核嵌入式處理器二者結(jié)合成為單芯片控制器方案。
  • 關鍵字： NiosII  嵌入式處理器  FPGA  

基于FPGA的片上可編程系統(tǒng)(SOPC)設計之：基于FPGA的SOPC系統(tǒng)組成原理和典型方案

  • SoC即System On Chip，是片上系統(tǒng)簡稱。它是IC設計與工藝技術水平不斷提高的結(jié)果。SoC從整個系統(tǒng)的角度出發(fā)，把處理機制、模型算法、芯片結(jié)構、各層次電路直至器件的設計緊密結(jié)合起來，在單個（或少數(shù)幾個）芯片上完成整個系統(tǒng)的功能。所謂完整的系統(tǒng)一般包括中央處理器、存儲器以及外圍電路等。
  • 關鍵字： 片上可編程系統(tǒng)  SOPC  FPGA  

FPGA設計開發(fā)軟件Quartus II的使用技巧之： 編譯及仿真工程

  • 可以使用Quartus II Simulator在工程中仿真任何設計。根據(jù)所需的信息類型，可以進行功能仿真以測試設計的邏輯功能，也可以進行時序仿真。在目標器件中測試設計的邏輯功能和最壞情況下的時序，或者采用Fast Timing模型進行時序仿真，在最快的器件速率等級上仿真盡可能快的時序條件。
  • 關鍵字： QuartusII  編譯  FPGA  仿真  

FPGA設計開發(fā)軟件Quartus II的使用技巧之： 約束及配置工程

  • 設計好工程文件后，首先要進行工程的約束。約束主要包括器件選擇、管腳分配及時序約束等。時序約束屬于較為高級的應用，通過時序約束可以使工程設計文件的綜合更加優(yōu)化。下面對這幾種約束方式進行介紹。
  • 關鍵字： QuartusII  約束  FPGA  配置  

FPGA設計開發(fā)軟件Quartus II的使用技巧之： LogicLock邏輯鎖定工具使用技巧

  • 邏輯鎖定方法學（LogicLock Methodology）內(nèi)容就是在設計時采用邏輯鎖定的基于模塊設計流程（LogicLock block-based design flow），來達到固定單模塊優(yōu)化的目的。這種設計方法學中第一次引入了高效團隊合作方法：它可以讓每個單模塊設計者獨立優(yōu)化他的設計，并把所用資源鎖定。
  • 關鍵字： QuartusII  LogicLock  FPGA  邏輯鎖定工具  

使用FPGA 控制VGA 顯示

  • 顯示器因為其輸出信息量大，輸出形式多樣等特點已經(jīng)成為現(xiàn)在大多數(shù)設計的常用輸出設備。在 FPGA 的設計中可以使用很少的資源，就產(chǎn)生 VGA 各種控制信號。這個示例在 RHicSP2200B FPGA 開發(fā)板/學習板上使用 VGA 接口在顯示器上顯示了文字以及簡單的圖形，可以作為VGA 顯示設計的參考，如果在使用這個例子的過程
  • 關鍵字： VGA  接口  FPGA  

FPGA設計開發(fā)軟件Quartus II的使用技巧之： 典型實例-SignalTap II功能演示

  • 本節(jié)旨在通過給定的工程實例——“正弦波發(fā)生器”來熟悉Altera Quartus II高級調(diào)試功能SignalTap II和Intent Memory Content Editor的使用方法。同時使用基于Altera FPGA的開發(fā)板將該實例進行下載驗證，完成工程設計的硬件實現(xiàn)。在本節(jié)中，將主要講解下面知識點。
  • 關鍵字： QuartusII  SignalTapII  FPGA  

FPGA設計開發(fā)軟件Quartus II的使用技巧之： 典型實例-LogicLock功能演示

  • 本節(jié)旨在通過Quartus軟件自帶的工程實例——“l(fā)ockmult”來熟悉Altera Quartus II邏輯鎖定功能LogicLock的使用方法。在本節(jié)中，將主要講解下面知識點。
  • 關鍵字： QuartusII  LogicLock  FPGA  

基于Verilog HDL的SDX總線與Wishbone總線接口轉(zhuǎn)化的設計與實現(xiàn)

  • 針對機載信息采集系統(tǒng)可靠性、數(shù)據(jù)管理高效性以及硬件成本的需求，介紹了基于硬件描述語言Verilog HDL設計的SDX總線與Wishbo ne總線接口轉(zhuǎn)化的設計與實現(xiàn)，并通過Modelsim進行功能仿真，在QuartusⅡ軟件平臺上綜合，最終在Altera公司的CyclONeⅢ系列FPGA上調(diào)試。實驗證明了設計的可行性。
  • 關鍵字： SDX總線  Wishbone總線  FPGA  

基于FPGA的DDR內(nèi)存條的控制研究

  • 隨著數(shù)據(jù)存儲量的日益加大以及存儲速度的加快，大容量的高速存儲變得越來越重要。內(nèi)存條既能滿足大容量的存儲又能滿足讀寫速度快的要求，這樣使得對內(nèi)存條控制的應用越來越廣泛。首先介紹了內(nèi)存條的工作原理，內(nèi)存條電路設計的注意事項，以及如何使用FPGA實現(xiàn)對DDR內(nèi)存條的控制，最后給出控制的仿真波形。
  • 關鍵字： DDR  內(nèi)存條  FPGA  

FPGA系統(tǒng)設計的仿真驗證之： FPGA設計仿真驗證的原理和方法

  • 嚴格來講，F(xiàn)PGA設計驗證包括功能與時序仿真和電路驗證。仿真是指使用設計軟件包對已實現(xiàn)的設計進行完整測試，模擬實際物理環(huán)境下的工作情況。
  • 關鍵字： 仿真驗證  ModelSim  FPGA  CompilerII  FoundationSeries  Quartus  

基于FPGA的LVDS模塊在DAC系統(tǒng)中的應用

  • 介紹了LVDS技術的原理，對LVDS接口在高速數(shù)據(jù)傳輸系統(tǒng)中的應用做了簡要的分析，著重介紹了基于FPGA的LVDS_TX模塊的應用，并通過其在DAC系統(tǒng)中的應用實驗進一步說明了LVDS接口的優(yōu)點。
  • 關鍵字： LVDS接口  高速數(shù)據(jù)傳輸  FPGA  

FPGA控制CLC5958型A/D轉(zhuǎn)換器高速PCI采集

  • 　隨著信息技術的發(fā)展，基于微處理器的數(shù)字信號處理在測控、通訊、雷達等各個領域得到廣泛的應用。被處理的模擬信號也在向高頻、寬帶方面發(fā)展，但這需要高速、高分辨率的數(shù)字采集卡以將模擬信號數(shù)字化。美國國家半導體公司新推出的系列高速、高分辨率模/數(shù)轉(zhuǎn)換器（如CLC5958）就非常適用于需要高速、高分辨率的信號采集系統(tǒng)。
  • 關鍵字： CLC5958型  A/D轉(zhuǎn)換器  FPGA  PCI  

FPGA系統(tǒng)設計的仿真驗證之： 功能仿真和時序仿真的區(qū)別和實現(xiàn)方法

  • 這里我們使用一個波形發(fā)生器作為例子，來說明如何使用Modelsim對Quartus II生成的IP Core和相應的HDL文件進行功能仿真和時序仿真。這個例子里面使用到了由Quartus II生成的一個片上ROM存儲單元。這種存儲單元和RAM一樣，都是基本的FPGA片上存儲單元，在以后的設計里面會經(jīng)常使用到。
  • 關鍵字： 仿真驗證  功能仿真  FPGA  時序仿真  
共9893條 87/660 |‹ « 85 86 87 88 89 90 91 92 93 94 » ›|

dsp＋fpga介紹

您好，目前還沒有人創(chuàng)建詞條dsp＋fpga!
歡迎您創(chuàng)建該詞條，闡述對dsp＋fpga的理解，并與今后在此搜索dsp＋fpga的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473