dsp＋fpga 文章最新資訊

多天線多載波的數(shù)字上下變頻的FPGA實(shí)現(xiàn)

本文的主要目的就是介紹多天線多載波數(shù)字上下變頻的FPGA實(shí)現(xiàn)方法,以及Altera提供的一種數(shù)字信號(hào)處理的工具,DSP BUILDER。
關(guān)鍵字： FPGA 實(shí)現(xiàn) 變頻上下載波數(shù)字天線數(shù)字信號(hào)

海思將在網(wǎng)絡(luò)設(shè)備芯片中使用Tensilica的DPU和DSP內(nèi)核

　　Tensilica日前宣布，授權(quán)海思半導(dǎo)體Xtensa系列可配置數(shù)據(jù)處理器(DPU)及ConnX™ DSP(數(shù)據(jù)信號(hào)處理)IP核。海思將在網(wǎng)絡(luò)設(shè)備芯片的設(shè)計(jì)中使用Tensilica的DPU和DSP內(nèi)核。　　海思半導(dǎo)體副總裁Teresa He表示：“在選擇Tensilica之前我們對(duì)可授權(quán)的DSP IP核進(jìn)行了全面的考察和評(píng)估。Tensilica 公司的Xtensa系列DPU在提供世界一流DSP性能的同時(shí)又擁有卓越的靈活性和可配置性，給予海思半導(dǎo)體產(chǎn)品很強(qiáng)的差異化能力，帶給我
關(guān)鍵字： Tensilica DPU DSP 內(nèi)核

Altera 40-nm Arria II GX FPGA轉(zhuǎn)入量產(chǎn)

　　Altera公司今天宣布，開始量產(chǎn)發(fā)售40-nm Arria® II GX FPGA系列的第一款器件。Arria II GX器件系列專門針對(duì)3-Gbps收發(fā)器應(yīng)用，為用戶提供了低功耗、低成本和高性能FPGA解決方案。廣播、無線和固網(wǎng)市場(chǎng)等多種大批量應(yīng)用目前廣泛采用了Arria II GX FPGA。　　Arria II GX FPGA現(xiàn)在量產(chǎn)發(fā)售EP2AGX45和EP2AGX65，它們分別具有45K邏輯單元(LE)和65K LE。對(duì)于接入設(shè)備、遠(yuǎn)程射頻前端、HD視頻攝像機(jī)和保密設(shè)備等低成本
關(guān)鍵字： Altera 40納米 Arria FPGA

賽靈思發(fā)布28納米FPGA平臺(tái) 推進(jìn)可編程技術(shù)

賽靈思公司(Xilinx)宣布發(fā)布賽靈思新一代可編程FPGA平臺(tái)。據(jù)悉，目前過高的ASIC設(shè)計(jì)和制造成本、快速演化的相關(guān)標(biāo)準(zhǔn)、縮減物料清單以及對(duì)軟硬件可編程性的需求，與當(dāng)前經(jīng)濟(jì)不景氣且員工數(shù)量減少的狀況相互交織，令當(dāng)前的現(xiàn)實(shí)環(huán)境雪上加霜，迫使電子產(chǎn)品設(shè)計(jì)人員必須逐步把FPGA用作ASIC 和ASSP的替代方案。賽靈思將上述各種趨勢(shì)的互相交織，視為可編程技術(shù)勢(shì)在必行的重要驅(qū)動(dòng)因素。同時(shí)，功耗管理及其對(duì)系統(tǒng)成本和性能的影響也是當(dāng)前電子系統(tǒng)設(shè)計(jì)人員和制造商所首要關(guān)注的問題。隨著競(jìng)爭(zhēng)日益激烈，盡力降低功耗
關(guān)鍵字： Xilinx FPGA

三星擴(kuò)大和賽靈思合作28納米制程

據(jù)韓聯(lián)社(Yonhap)報(bào)導(dǎo)，全球最大計(jì)算機(jī)存儲(chǔ)器制造商三星電子(Samsung Electronics)將和可編程邏輯IC龍頭FPGA業(yè)者賽靈思(Xilinx)擴(kuò)大代工合作協(xié)議，進(jìn)展至28奈米制程。在雙方合作協(xié)議中，三星將于2011年起，以基于28奈米的高介電層／金屬閘(High-K Metal Gate；HKMG)制程技術(shù)制造可編程邏輯芯片(FPGA)裝置。
關(guān)鍵字：三星電子 28納米 FPGA

基于SBC+DSP 的嵌入式系統(tǒng)設(shè)計(jì)與應(yīng)用

基于SBC+DSP 的嵌入式系統(tǒng)設(shè)計(jì)與應(yīng)用,根據(jù)嵌入式系統(tǒng)知識(shí)，利用其優(yōu)點(diǎn)，針對(duì)星圖識(shí)別的特征，設(shè)計(jì)一種以SBC+DSP為硬件平臺(tái)的嵌入式系統(tǒng)，通過試驗(yàn)驗(yàn)證，系統(tǒng)能夠滿足星圖識(shí)別大數(shù)據(jù)量、實(shí)時(shí)響應(yīng)速度和高可靠性的要求。
關(guān)鍵字：設(shè)計(jì) 應(yīng)用系統(tǒng) 嵌入式 SBC DSP 基于數(shù)字信號(hào)

基于DSP+CPLD可重構(gòu)數(shù)控系統(tǒng)的設(shè)計(jì)

關(guān)鍵字： DSP 數(shù)控系統(tǒng) 單神經(jīng)元 CPLD

基于FPGA實(shí)現(xiàn)DSP與RapidIO網(wǎng)絡(luò)互聯(lián)

本文首先簡(jiǎn)單的介紹了總線的發(fā)展，從而引出一種新型的串行點(diǎn)對(duì)點(diǎn)交換結(jié)構(gòu)RapidIO。DSP 在高性能處理系統(tǒng)中的重要性毋庸置疑，但是目前的很多DSP 并沒有RapidIO接口。本文提出了利用FPGA，將DSP 的總線橋接到一個(gè)RapidIO IP 上，從而實(shí)現(xiàn)了DSP與RapidIO 網(wǎng)絡(luò)的互聯(lián)。
關(guān)鍵字： RapidIO 網(wǎng)絡(luò)互聯(lián) DSP 實(shí)現(xiàn) FPGA 基于 RapidIO

TI推出多核片上系統(tǒng)架構(gòu) 實(shí)現(xiàn)5倍性能提升

　　日前，德州儀器 (TI) 宣布推出一款基于 TI 多核數(shù)字信號(hào)處理器 (DSP) 的新型片上系統(tǒng) (SoC) 架構(gòu)，該架構(gòu)在業(yè)界性能最高的 CPU 中同時(shí)集成了定點(diǎn)和浮點(diǎn)功能。TI 全新的多內(nèi)核 SoC 運(yùn)行頻率高達(dá) 1.2GHz，引擎性能高達(dá) 256 GMACS 和 128 GFLOPS，與市場(chǎng)中現(xiàn)有的解決方案相比，能夠?qū)崿F(xiàn) 5 倍的性能提升，從而可為廠商加速無線基站、媒體網(wǎng)關(guān)以及視頻基礎(chǔ)架構(gòu)設(shè)備等基礎(chǔ)局端產(chǎn)品的開發(fā)提供通用平臺(tái)。　　知名的技術(shù)分析公司 BDTI 在其《InsideDSP》通訊中
關(guān)鍵字： TI DSP SoC

CEVA DSP處理器獲Mindspeed選用于無線基帶處理器

　　CEVA公司與業(yè)界領(lǐng)先的網(wǎng)絡(luò)基礎(chǔ)設(shè)施應(yīng)用半導(dǎo)體解決方案供應(yīng)商Mindspeed Technologies宣布，CEVA用于無線基站應(yīng)用的經(jīng)驗(yàn)證的高性能CEVA-X1641 DSP已獲Mindspeed選用于全新的Transcede 4000無線基帶處理器。Transcede 4000是能夠?qū)崿F(xiàn)全新級(jí)別之高性能、低功耗、軟件可編程設(shè)備，應(yīng)對(duì)下一代移動(dòng)網(wǎng)絡(luò)的計(jì)算挑戰(zhàn)。　　Mindspeed的Transcede 4000器件在功能強(qiáng)大的多核架構(gòu)中集成了10個(gè)CEVA-X1641 DSP，能夠提供下一代移
關(guān)鍵字： CEVA DSP 處理器

賽靈思 28 納米技術(shù)及架構(gòu)發(fā)布背景

　　賽靈思公司今天所發(fā)布的消息“賽靈思采用28 納米高性能、低功耗工藝加速平臺(tái)開發(fā)，推進(jìn)可編程勢(shì)在必行”凸顯了功耗在目前系統(tǒng)設(shè)計(jì)中所起的重要作用，也充分顯示了在賽靈思考慮將 28 納米工藝技術(shù)作為其新一代 FPGA 系列產(chǎn)品的技術(shù)選擇時(shí)，功耗如何在一定程度上影響到了最終的決策。。　　眾所周知，F(xiàn)PGA 在摩爾定律作用下不斷發(fā)展，每一代新產(chǎn)品的推出，都提高了系統(tǒng)功能，加強(qiáng)了計(jì)算能力。不過，也存在著自相矛盾的地方。隨著 FPGA 按照摩爾定律不斷發(fā)展，設(shè)計(jì)和構(gòu)建 FPGA 的工程
關(guān)鍵字： Xilinx 28納米 FPGA

賽靈思宣布采用 28 納米工藝加速平臺(tái)開發(fā)

　　全球可編程邏輯解決方案領(lǐng)導(dǎo)廠商賽靈思公司 (Xilinx Inc.? ) 今天宣布，為推進(jìn)可編程勢(shì)在必行之必然趨勢(shì)，正對(duì)系統(tǒng)工程師在全球發(fā)布賽靈思新一代可編程FPGA平臺(tái)。和前代產(chǎn)品相比，全新的平臺(tái)功耗降低一半，而性能提高兩倍。通過選擇一個(gè)高性能低功耗的工藝技術(shù)，一個(gè)覆蓋所有產(chǎn)品系列的、統(tǒng)一的、可擴(kuò)展的架構(gòu)，以及創(chuàng)新的工具，賽靈思將最大限度地發(fā)揮 28 納米技術(shù)的價(jià)值，為客戶提供具備 ASIC 級(jí)功能的 FPGA，以滿足其成本和功耗預(yù)算的需求。同時(shí)還能通過簡(jiǎn)單的設(shè)計(jì)移植和 IP 再利用，
關(guān)鍵字： Xilinx 28納米 FPGA

Altera Stratix IV FPGA繼續(xù)廣受全球媒體好評(píng)

　　Altera公司今天宣布，40-nm Stratix® IV FPGA系列最近榮獲電子編輯媒體的多個(gè)獎(jiǎng)項(xiàng)。Stratix IV系列因其在密度、性能和功耗上的優(yōu)勢(shì)，以及在前沿工藝技術(shù)上的領(lǐng)先地位獲得《電子技術(shù)應(yīng)用》、中國(guó)電子報(bào)以及《VME和關(guān)鍵系統(tǒng)雜志》(VME and Critical Systems)的編輯的認(rèn)可。Stratix IV FPGA器件自2008年12月開始發(fā)售起，已有10家電子行業(yè)媒體授予它12項(xiàng)產(chǎn)品和技術(shù)獎(jiǎng)。最新的獎(jiǎng)項(xiàng)包括：《電子技術(shù)應(yīng)用》雜志授予Strati
關(guān)鍵字： Altera Stratix FPGA

Tensilica日前發(fā)布第二代基帶引擎ConnX BBE16

　　Tensilica日前發(fā)布第二代基帶引擎ConnX BBE16，用于LTE(長(zhǎng)期演進(jìn)技術(shù))及4G基帶SoC(片上系統(tǒng))的設(shè)計(jì)。ConnX BBE16的16路MAC(乘數(shù)累加器)架構(gòu)經(jīng)過特別優(yōu)化，以滿足無線DSP(數(shù)字信號(hào)處理)算法需求，包括：OFDM(正交頻分復(fù)用)、FFT(快速傅氏變換)、FIR(有限脈沖響應(yīng))、IIR(無限脈沖響應(yīng))以及矩陣運(yùn)算。ConnX BBE16針對(duì)芯片面積以及低功耗應(yīng)用進(jìn)一步優(yōu)化，相比原先的ConnX BBE在某些關(guān)鍵算法上提供高達(dá)三倍的性能。該架構(gòu)適用于可編程無線手持設(shè)備
關(guān)鍵字： Tensilica 基帶 DSP

DSP系統(tǒng)中的EMC和EMI的解決方案

DSP系統(tǒng)中的EMC和EMI的解決方案, 在任何高速數(shù)字電路設(shè)計(jì)中，處理噪音和電磁干擾(EMI)都是必然的挑戰(zhàn)。處理音視訊和通訊訊號(hào)的數(shù)字訊號(hào)處理(DSP)系統(tǒng)特別容易遭受這些干擾，設(shè)計(jì)時(shí)應(yīng)該及早厘清潛在的噪音和干擾源，并及早采取措施將這些干擾降到最小
關(guān)鍵字：解決方案 EMI EMC 系統(tǒng) DSP DSP