dsp+fpga 文章 進入dsp+fpga技術(shù)社區(qū)
基于DSP的交流隨動系統(tǒng)設(shè)計

- 摘要:DSP56FS07芯片采用了不同于通用CPU和MCU的特殊軟硬件結(jié)構(gòu),實現(xiàn)了高速的數(shù)字處理以及實時地進行系統(tǒng)控制。作為控制電機的專用產(chǎn)品,許多片內(nèi)外設(shè)的功能設(shè)置大大簡化了電機控制系統(tǒng)的設(shè)計。文章通過隨動控制器串口的設(shè)計、限位及制動的實現(xiàn)過程介紹了DSP56 F807的應(yīng)用。 1 隨動系統(tǒng)的組成及功能簡介 交流隨動系統(tǒng)由交流電機、交流伺服驅(qū)動器、隨動控制器、編碼器(旋轉(zhuǎn)變壓器)、減速器等部分組成。如圖1所示。 隨動控制器是由DSP芯片為核心擴展而成的。它可以接
- 關(guān)鍵字: DSP DSP56FS07
電液伺服系統(tǒng)控制器設(shè)計研究
- 0引言隨著電液伺服控制理論的發(fā)展,很多先進的控制策略被應(yīng)用于電液伺服控制領(lǐng)域中。如:文獻[1]闡述了...
- 關(guān)鍵字: FPGA 電液伺服系統(tǒng) DSP
基于FPGA的監(jiān)測數(shù)字示波器設(shè)計

- 摘要:在核監(jiān)測中,常將各種傳感器輸出的信號通過A/D轉(zhuǎn)換器轉(zhuǎn)換為數(shù)字信號,然后利用數(shù)字信號處理技術(shù)對各種核信號進行數(shù)字處理。為了準確測量核信號數(shù)字波形的各種參數(shù),對基于FPGA雙口RAM的數(shù)字示波器進行了設(shè)計和測試分析。實驗表明,該數(shù)字示波器能準確獲取核信號的數(shù)字渡形及各種參數(shù)的值,可對核信號的波形進行錄制、回放和精確分析,為核監(jiān)測及其儀器準確設(shè)計提供有力的保證。 福島核事故促進了核監(jiān)測儀器的飛速發(fā)展。在核爆監(jiān)測中,需對核輻射的各種信號如光輻射、放射線沾染、沖擊波、電磁輻射等進行測量,通過測量這些信號的
- 關(guān)鍵字: FPGA RAM
基于FPGA的自動加載系統(tǒng)設(shè)計實現(xiàn)

- 摘要:針對FPGA可以在每次上電時自動獲取配置文件的需求,提出了一種由USB芯片和FLASH芯片、CPLD組成的可對FPGA上電后自動加載的系統(tǒng)。該系統(tǒng)可以通過USB芯片和CPLD將PC中的FPGA配置文件寫入FLASH芯片,并且在CPLD的控制下將配置文件以PS模式配置給FPGA。測試表明,該系統(tǒng)可以在上電時自動對FPGA進行加載,彌補了FPGA掉電后數(shù)據(jù)消失的不足。 0 引言 FPGA(Field Programmable Gate Array)即現(xiàn)場可編程門陣列,隨著微電子技術(shù)的發(fā)展,F(xiàn)PGA的
- 關(guān)鍵字: FPGA CPLD
中芯國際、燦芯半導(dǎo)體和CEVA合作力推DSP硬核及平臺
- 國際領(lǐng)先的IC設(shè)計公司及一站式服務(wù)供應(yīng)商?--?燦芯半導(dǎo)體(上海)有限公司(以下簡稱“燦芯半導(dǎo)體”)與中國內(nèi)地規(guī)模最大、技術(shù)最先進的集成電路晶圓代工企業(yè)——中芯國際集成電路制造有限公司以及CEVA公司——領(lǐng)先的IP平臺解決方案和數(shù)位信號處理器(DSP)?核心授權(quán)商,今日聯(lián)合宣布:三方將共同開發(fā)CEVA?DSP硬核,為客戶降低研發(fā)風險、縮短SoC項目的設(shè)計周期。根據(jù)協(xié)議,燦芯半導(dǎo)體取得一系列基于中芯國際工藝的CEVA?DSP核心技術(shù)的獨家授權(quán),開發(fā)針對特
- 關(guān)鍵字: 中芯國際 燦芯半導(dǎo)體 CEVA DSP
基于DSP的CAN和以太網(wǎng)接口設(shè)計

- 摘要:浮點型DSP以豐富的外設(shè),較高的主頻在工業(yè)控制領(lǐng)域得到廣泛的應(yīng)用,CAN總線設(shè)備構(gòu)成的現(xiàn)場總線與以太網(wǎng)構(gòu)成的高速通信網(wǎng)絡(luò)已成為工業(yè)控制領(lǐng)域的發(fā)展趨勢。介紹了一種基于的CAN總線與以太網(wǎng)互聯(lián)系統(tǒng)的設(shè)計方法,給出了系統(tǒng)各組成部分的硬件及軟件的設(shè)計與實現(xiàn)。控制部分采用TI公司的TMS320F28335,CAN總線接口模塊采用TI公司的0,以太網(wǎng)接口模塊控制芯片采用Realtek公司的RTL8019AS。該設(shè)計具有可擴展性好和性價比高的優(yōu)點。 0 引言 工業(yè)現(xiàn)場設(shè)備復(fù)雜化,單一的串行通信使系統(tǒng)越來越復(fù)雜
- 關(guān)鍵字: DSP CAN
一款基于FPGA的I2C總線的設(shè)計方案

- 0 引言 由于在嵌入式系統(tǒng)開發(fā)中越來越多的應(yīng)用到FPGA,而一些嵌入式CPU,比如STM32 為了降低成本,減小封裝尺寸,沒有外接專門的CPU 讀寫總線,而只提供了一些如SPI 和I2C 的接口。而且在應(yīng)用中經(jīng)常有數(shù)據(jù)要配置到FPGA 中,如FPGA 中的應(yīng)用配置寄存器,和配置表項等,都需要CPU 配置。這些數(shù)據(jù)的數(shù)據(jù)量不大,速度也不要求很高,很適合用I2C 總線來配置。 I2C 總線是Philips 公司設(shè)計的一種控制和配置內(nèi)部IC 雙向兩線的串行總線。主要特點是接口信號線較少,但是其數(shù)據(jù)的傳送速率
- 關(guān)鍵字: FPGA I2C
基于DM9000A的以太網(wǎng)接口設(shè)計與實現(xiàn)

- 摘要:為了實現(xiàn)DSP與外圍設(shè)備進行以太網(wǎng)數(shù)據(jù)通信,采用了一種基于網(wǎng)絡(luò)控制芯片DM9000A的DSP以太網(wǎng)接口實現(xiàn)方式。它以TI公司的DSP處理器和DM9000A網(wǎng)絡(luò)芯片為硬件平臺,通過DSP總線控制DM9000A內(nèi)部寄存器,完成DM9000A的初始化以及底層以太網(wǎng)數(shù)據(jù)的發(fā)送接收,并對TCP/IP協(xié)議進行裁剪,包括IP,ARP,ICMP,UDP和TCP等協(xié)議,實現(xiàn)了適用于DSP設(shè)備的以太網(wǎng)數(shù)據(jù)通信功能。 DSP(Digital Signal Processor)是一種獨特的微處理器,是以數(shù)字信號來處理大量
- 關(guān)鍵字: DM9000A DSP
Xilinx與Silicon開啟硬件圖像處理機器視覺應(yīng)用大門
- All?Programmable技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司Xilinx,Inc.日前宣布,在與2014慕尼黑電子展同期舉行中國(上海)國際機器視覺展,將聯(lián)手德國Silicon?Software公司現(xiàn)場展示Silicon?Software公司的VisualApplets軟件平臺,以及該平臺如何顛覆傳統(tǒng)的嵌入式機器視覺系統(tǒng)設(shè)計方法,為那些從事和尋找先進的、高性能機器視覺解決方案的嵌入式系統(tǒng)架構(gòu)師、軟件工程師、硬件工程師帶來前所未有的嵌入式設(shè)計體驗。敬請3月18至20日
- 關(guān)鍵字: Xilinx Silicon FPGA 嵌入式
Mentor欲成立機構(gòu)研究基于圖形的測試規(guī)范標準化
- ?? Mentor?Graphics日前宣布,為對基于圖形的測試規(guī)范標準的標準化問題進行研究,公司已提議成立新的Accellera標準委員會。為深化此項工作,Mentor?Graphics公司將把其現(xiàn)有的基于圖形的測試規(guī)范格式作為技術(shù)捐贈奉獻出來,以啟動標準化工作?! 癕entor?Graphics公司基于圖形的規(guī)范化技術(shù),以其快速徹底的覆蓋設(shè)備狀態(tài)空間能力,為驗證領(lǐng)域帶來了惹人注目的新價值,”SyoSil咨詢公司的?所有人兼總經(jīng)理?
- 關(guān)鍵字: Mentor Accellera UVM FPGA 嵌入式
通過調(diào)節(jié)穩(wěn)壓器優(yōu)化 DSP 功率預(yù)算
- 系統(tǒng)級節(jié)電與功率預(yù)算優(yōu)化是許多應(yīng)用的關(guān)鍵。例如,數(shù)據(jù)中心運營商努力控制能耗,便攜式設(shè)備設(shè)計人員力圖降低流...
- 關(guān)鍵字: 調(diào)節(jié)穩(wěn)壓器 DSP 功率預(yù)算
基于ARM和FPGA的高速圖像數(shù)據(jù)采集板設(shè)計

- 1.概述 隨著圖像處理技術(shù)的快速發(fā)展,圖像采集處理系統(tǒng)在提高工業(yè)生產(chǎn)自動化程度中的應(yīng)用越來越廣泛。本文結(jié)合實際系統(tǒng)中的前端圖像處理和圖像數(shù)據(jù)傳輸?shù)男枰?,充分利用ARM的靈活性和FPGA的并行性的特點,設(shè)計了一種基于ARM+FPGA的高速圖像數(shù)據(jù)采集傳輸系統(tǒng)。所選用的ARM體系結(jié)構(gòu)是32位嵌入式RISC微處理器結(jié)構(gòu),該微處理器擁有豐富的指令集且編程靈活;而FPGA則在速度和并行運算方面有很大優(yōu)勢,適合圖像處理的實時性要求;并且通過千兆以太網(wǎng)接口實現(xiàn)了采集板與上位機之間圖像數(shù)據(jù)的高速遠程傳輸。 2.硬件設(shè)
- 關(guān)鍵字: ARM FPGA
dsp+fpga介紹
您好,目前還沒有人創(chuàng)建詞條dsp+fpga!
歡迎您創(chuàng)建該詞條,闡述對dsp+fpga的理解,并與今后在此搜索dsp+fpga的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條,闡述對dsp+fpga的理解,并與今后在此搜索dsp+fpga的朋友們分享。 創(chuàng)建詞條
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
