首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> dsp+fpga

dsp+fpga 文章 最新資訊

基于DSP芯片TMS320C5402的數(shù)字壓縮語音錄放系統(tǒng)

  • 基于DSP芯片TMS320C5402的數(shù)字壓縮語音錄放系統(tǒng),系統(tǒng)簡介

    本系統(tǒng)的主要功能是通過對語音信號進行壓縮，以實現(xiàn)高效率數(shù)字錄音，可用于電話留言，語聲應答等場合。采用磁帶錄音實現(xiàn)電話留言，雖然錄音的時間較長，但不便于查找和保存。數(shù)字錄音可以克服磁帶錄音的
  • 關鍵字： 語音  錄放  系統(tǒng)  壓縮  數(shù)字  DSP  芯片  TMS320C5402  基于  

DSP芯片TMS320C6712的外部內(nèi)存自引導功能的實現(xiàn)

  • DSP芯片TMS320C6712的外部內(nèi)存自引導功能的實現(xiàn),TMS320C6000系列與TMS320C54系列的引導方式有很大差別。在開發(fā)應用TMS320C6000系列DSP時，許多開發(fā)者，尤其是初涉及者對DSP ROM引導的實現(xiàn)有些困難，花費許多時間和精力摸索。筆者結(jié)合開發(fā)實例，介紹了實現(xiàn)外部存儲器
  • 關鍵字： 引導  功能  實現(xiàn)  內(nèi)存  外部  芯片  TMS320C6712  DSP  

賽靈思與VSofts演示基于賽靈思FPGA的低延時實時H.264/AVC-I IP核壓縮解決方案

  • 　　球可編程平臺領導廠商賽靈思公司與Vanguard Software Solutions 公司 (VSofts) 在 IBC2010 大會上聯(lián)合演示了 VSofts H.264/AVC-I IP 核的強大功能：能實現(xiàn)超低延時，且其現(xiàn)場可編程門陣列 (FPGA) 實施方案不僅符合國際電信聯(lián)盟 (ITU) 和 Panasonic AVC-Intra 標準，而且還支持業(yè)界標準的編解碼器，能在實時視頻廣播應用中確保源視頻到編碼視頻的最小延遲。 　　VSofts 市場營銷副總裁 Felix Nemirovsky
  • 關鍵字： 賽靈思  FPGA  IP核  

NI全新高通道數(shù)擴展機箱幫助LabVIEW FPGA和C系列產(chǎn)品擴展I/O數(shù)

  • 　　美國國家儀器有限公司(National Instruments，簡稱NI)近日發(fā)布NI 9157和NI 9159 MXI-Express RIO機箱，以及NI 9148以太網(wǎng)RIO機箱，這三款新產(chǎn)品在現(xiàn)有的NI 9144 EtherCAT機箱基礎上，進一步擴展了NI基于各種總線的高通道數(shù)擴展機箱系列產(chǎn)品。利用NI可重配置I/O(RIO)技術，這些機箱將基于現(xiàn)場可編程門陣列(FPGA)的硬件和C系列I/O應用到了需要數(shù)百甚至數(shù)千通道數(shù)的應用。每一個擴展機箱含有一個可用NI LabVIEW FPGA模塊編
  • 關鍵字： NI  FPGA  LabVIEW  

基于FPGA的DDS設計及實現(xiàn)

  • 針對DDS頻率轉(zhuǎn)換時間短，分辨率高等優(yōu)點，提出了基于FPGA芯片設計DDS系統(tǒng)的方案。該方案利用A1tera公司的QuartusⅡ開發(fā)軟件，完成DDS核心部分即相位累加器和ROM查找表的設計，可得到相位連續(xù)、頻率可變的信號，并通過單片機配置FPGA的E2PROM完成對DDS硬件的下載，最后完成每個模塊與系統(tǒng)的時序仿真。經(jīng)過電路設計和模塊仿真，驗證了設計的正確性。由于FPGA的可編程性，使得修改和優(yōu)化DDS的功能非?？旖?。
  • 關鍵字： FPGA  DDS    

基于電源監(jiān)控芯片TPS3307的DSP圖像處理系統(tǒng)設計

  • 　電源在所設計系統(tǒng)的設備中可以說是最簡單的器件，但卻必須放在整機設計的最后考慮。為了保證整機的可靠運轉(zhuǎn)，對供電系統(tǒng)的要求越來越高?！　≡诟咚匐娐钒逯?，例如視頻處理卡，由于電路的高頻特性，開關的電磁輻射
  • 關鍵字： 圖像  處理  理系  設計  DSP  TPS3307  電源  監(jiān)控  芯片  基于  

低功耗DSP市場升級在即，ADI TI相繼發(fā)力

  • 　　對于任何半導體廠商來講，低功耗永遠是其追求的目標，DSP廠商也是如此。ADI及TI兩大DSP主要供貨商日前先后推出了其最新的低功耗DSP處理器，瞄準滿足移動、工業(yè)等對于功耗及價格敏感的應用。 　　ADI公司處理器及DSP技術部市場總監(jiān)Colin Duggan表示，ADI BF592目標市場主要包括，條碼掃描儀、智能計算、音頻處理、手持式設備、自動外部除顫器及駕駛員輔助系統(tǒng)等，而尤其適用于目前的智能儀表中。 　　“由于不同國家有不同的要求，且軟件無線電標準正在制定之中，因此需要具備足夠的
  • 關鍵字： ADI  DSP  

Actel FPGA現(xiàn)可配合加密內(nèi)核對抗DPA攻擊

  • 　　愛特公司(Actel CorporaTIon) 宣布其多種FPGA產(chǎn)品現(xiàn)可搭配使用加密內(nèi)核，對抗差分功率分析(differential Power analysis, DPA)攻擊。采用SmartFusion、Fusion、ProASIC3和 IGLOO的設計人員現(xiàn)可通過使用IP Cores公司(IP Cores, Inc.)的AES、GCM或ECC IP內(nèi)核，保護其密鑰不受DPA攻擊。IP Cores是專業(yè)提供主要用于安全和加密領域的半導體用IP內(nèi)核的供應商，而這些內(nèi)核則是首次商業(yè)化地用于FPGA的
  • 關鍵字： Actel  FPGA  

ADI公司以超低成本、800 MMAC DSP擴展Blackfin系列

  • 　　ADI)，全球領先的高性能信號處理解決方案供應商，最近推出800MMAC/400MHz性能的Blackfin ADSP-BF592，萬片訂量售價僅3美元/片。Blackfin BF592的活動功耗低至88 mW，采用小型9 mm x 9 mm 64引腳LFCSP封裝，該產(chǎn)品的問世使得許多具有功耗限制的小尺寸應用也能集成高性能DSP(數(shù)字信號處理器)，充分滿足工業(yè)、醫(yī)療、視頻、音頻和通用市場的需求。 　　ADI公司DSP處理器核心技術部門業(yè)務開發(fā)經(jīng)理Richard Murphy表示：“低成
  • 關鍵字： ADI  Blackfin  DSP  

基于DSP的機器人視覺伺服系統(tǒng)

  • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡家園
  • 關鍵字： DSP  機器人  伺服系統(tǒng)  機器視覺  TMS320C6201  圖像處理  

球形檢測器在空分復用MIMO通信系統(tǒng)中的應用及FPGA實現(xiàn)

  • 　空分復用 (SDM) MIMO 處理可顯著提高頻譜效率，進而大幅增加無線通信系統(tǒng)的容量。空分復用 MIMO 通信系統(tǒng)作為一種能夠大幅提升無線系統(tǒng)容量和連接可靠性的手段，近來吸引了人們的廣泛關注?！　IMO 無線系統(tǒng)最
  • 關鍵字： 系統(tǒng)  應用  FPGA  實現(xiàn)  通信  MIMO  檢測  空分  復用  球形  

基于Java的FPGA可編程嵌入式系統(tǒng)

  • 基于Java的FPGA可編程嵌入式系統(tǒng),　　傳統(tǒng)的嵌入式產(chǎn)品只能實現(xiàn)某種特定的功能，不能滿足用戶可變的豐富多彩的應用需求。為解決這個問題，本文設計并實現(xiàn)了一種使用Java作為軟件平臺的基于FPGA的可編程嵌入式系統(tǒng)，以實現(xiàn)系統(tǒng)對多種本地應用和網(wǎng)絡的
  • 關鍵字： 嵌入式  系統(tǒng)  可編程  FPGA  Java  基于  

FPGA/CPLD狀態(tài)機的穩(wěn)定性設計

  • FPGA/CPLD狀態(tài)機的穩(wěn)定性設計,　　隨著大規(guī)模和超大規(guī)模FPGA/CPLD器件的誕生和發(fā)展,以HDL(硬件描述語言)為工具、FPGA/CPLD器件為載體的EDA技術的應用越來越廣泛.從小型電子系統(tǒng)到大規(guī)模SOC(Systemonachip)設計,已經(jīng)無處不在.在FPGA/CPLD設計中,狀
  • 關鍵字： 設計  穩(wěn)定性  狀態(tài)  FPGA/CPLD  

FPGA全局時鐘資源相關原語及使用

  • FPGA全局時鐘資源相關原語及使用,　FPGA全局時鐘資源一般使用全銅層工藝實現(xiàn)，并設計了專用時鐘緩沖與驅(qū)動結(jié)構(gòu)，從而使全局時鐘到達芯片內(nèi)部的所有可配置單元(CLB)、I/O單元(IOB)和選擇性塊RAM(Block Select RAM)的時延和抖動都為最小。為了適應復雜
  • 關鍵字： 相關  使用  資源  時鐘  全局  FPGA  
共9914條 432/661 |‹ « 430 431 432 433 434 435 436 437 438 439 » ›|

dsp+fpga介紹

您好，目前還沒有人創(chuàng)建詞條dsp+fpga!
歡迎您創(chuàng)建該詞條，闡述對dsp+fpga的理解，并與今后在此搜索dsp+fpga的朋友們分享。    創(chuàng)建詞條

熱門主題

DSP+FPGA    樹莓派    linux   
關于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473