首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> dsp+fpga

dsp+fpga 文章 最新資訊

大容量無線傳輸技術(shù)中DSP的啟動

  • 大容量無線傳輸技術(shù)中DSP的啟動,1 引言

    在極低譜密度，高頻譜利用率的大容量無線傳輸技術(shù)中，高速實時信號處理成為技術(shù)的 關(guān)鍵。目前市場上，能滿足對高速實時信號處理的需要有具有良好的可編程性的器件主要有 DSP 和FPGA。

    TMS320C6000 系
  • 關(guān)鍵字： DSP  啟動  技術(shù)  傳輸  無線  大容量  

在小尺寸DSP上實現(xiàn)2D條形碼解碼

  • 條形碼一般被用于將關(guān)鍵的字母數(shù)字信息轉(zhuǎn)換為數(shù)字系統(tǒng)能夠掃描和讀取的符號信息，而無需每次都要將信息錄...
  • 關(guān)鍵字： 2D條形碼  DSP  CRC  解碼  

合眾達聯(lián)手TI推出免費Code Composer Studio IDE v4

  • 　　自即日起至2010年12月31日期間，合眾達聯(lián)合TI推出免費的、可永久持續(xù)升級的Code Composer Studio IDE v4. 　　凡購買任意一款合眾達公司(SEED)的基于TI處理器平臺的SEED-XDS560仿真器或SEED-XDS510仿真器，您將即刻免費獲得鉑金版支持永久持續(xù)升級的Code Composer Studio IDE v4. 　　同時，合眾達為回饋老客戶，凡購買過合眾達仿真器的朋友， 　　可免費下載Code Composer Studio IDE v4 　　注冊可
  • 關(guān)鍵字： 合眾達  DSP  

一種基于FPGA的雷達脈沖預分選器設(shè)計

  • 0引言現(xiàn)代電子戰(zhàn)環(huán)境日趨復雜，信號日趨密集，新體制雷達不斷出現(xiàn)，雷達信號的各個參數(shù)以各種規(guī)律變化，...
  • 關(guān)鍵字： FPGA  雷達信號  雷達脈沖預分選器  

基于FPGA的語音錄制與回放系統(tǒng)

  • 系統(tǒng)用FPGA實現(xiàn)了I2C總線控制器，以Altera公司的NiosⅡ嵌入式軟處理器為核心，結(jié)合高品質(zhì)數(shù)字信號音頻編／解碼芯片WM8731成功地實現(xiàn)了語音的錄制及回放功能，同時利用Matlab 7．O．4軟件對所采集的語音數(shù)據(jù)進行仿真。系統(tǒng)采用SoPC技術(shù)，自行設(shè)計采集模塊和I2C協(xié)議驅(qū)動模塊，并通過AWALON總線掛裁在Nios軟核上實時高速采集與回放。實踐表明，系統(tǒng)具有集成度高，穩(wěn)定性好，實時性強的特點。
  • 關(guān)鍵字： FPGA  語音  回放系統(tǒng)    

基于FPGA的PCI總線串口卡設(shè)計

  • 為了方便外部設(shè)備與計算機進行串口通信，提出一種基于FPGA的PCI總線串口卡設(shè)計。利用Altera公司的FPGA芯片EP1C6SQ240實現(xiàn)了串口和PCI總線的連接。介紹了用FPGA實現(xiàn)PCI接口、UART的方法，將PCI接口、UART的核心功能集中在FPGA上，使整個設(shè)計緊湊、小巧。該設(shè)計符合PCI 2.2規(guī)范，傳輸速率高，可廣泛應用于各類測試設(shè)備、工廠自動化、有線通信等領(lǐng)域。
  • 關(guān)鍵字： FPGA  PCI  總線  串口    

基于DSP Builder的帶寬自適應全數(shù)字鎖相環(huán)的設(shè)計與實現(xiàn)

  • 提出一種設(shè)計全數(shù)字鎖相環(huán)的新方法，采用基于PI控制算法的環(huán)路濾波器，在分析模擬鎖相環(huán)系統(tǒng)的數(shù)學模型的基礎(chǔ)上，建立了帶寬自適應全數(shù)字鎖相環(huán)的數(shù)學模型。使用DSP Builder在Matlab／Simulink環(huán)境下搭建系統(tǒng)模型，并采用FPGA實現(xiàn)了硬件電路。軟件仿真和硬件測試的結(jié)果證明了該設(shè)計的正確性和易實現(xiàn)性。該鎖相環(huán)具有鎖頻速度快、頻率跟蹤范圍寬的特點。同時，系統(tǒng)設(shè)計表明基于DSP Builder的設(shè)計方法可縮短設(shè)計周期，提高設(shè)計的靈活性。
  • 關(guān)鍵字： 相環(huán)  設(shè)計  實現(xiàn)  數(shù)字  適應  DSP  Builder  帶寬  基于  

基于中檔FPGA多相濾波器的設(shè)計實現(xiàn)

  • 基于中檔FPGA多相濾波器的設(shè)計實現(xiàn),　在現(xiàn)代電子系統(tǒng)中，到處都可以看到數(shù)字信號處理( DSP )的應用，從MP3播放器、數(shù)碼相機到手機。DSP設(shè)計人員的工具箱的支柱之一是有限脈沖響應( FIR )濾波器。FIR濾波器越長(有大量的抽頭)，濾波器的響應越好。然而這
  • 關(guān)鍵字： 設(shè)計  實現(xiàn)  濾波器  多相  FPGA  基于  

FPGAs的DSP性能分析

  • FPGAs的DSP性能分析,　FPGA在高性能數(shù)字信號處理領(lǐng)域越來越受關(guān)注，如無線基站。在這些應用中， FPGAs通常被用來和DSP處理器并行工作。有更多的選擇當然是好的，但這也意味著系統(tǒng)設(shè)計師需要一個確切的FPGAs及高端DSP信號處理器性能參數(shù)圖
  • 關(guān)鍵字： 分析  性能  DSP  FPGAs  
共9913條 427/661 |‹ « 425 426 427 428 429 430 431 432 433 434 » ›|

dsp+fpga介紹

您好，目前還沒有人創(chuàng)建詞條dsp+fpga!
歡迎您創(chuàng)建該詞條，闡述對dsp+fpga的理解，并與今后在此搜索dsp+fpga的朋友們分享。    創(chuàng)建詞條

熱門主題

DSP+FPGA    樹莓派    linux   
關(guān)于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473