首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁 >> 主題列表 >> dsp+fpga

ASIC、ASSP、SoC和FPGA到底有何區(qū)別？

  • 我經(jīng)常收到關(guān)于各類設(shè)備之間的差異的問題，諸如ASIC、ASSP、SoC和FPGA之間的區(qū)別問題。例如是SoC是ASIC嗎?或ASIC是SoC嗎?ASIC和ASSP之間的區(qū)別是什么?以及高端FPGA應(yīng)該歸類為SoC嗎?這里有幾個(gè)難題，至少技術(shù)和術(shù)語隨
  • 關(guān)鍵字： ASIC    ASSP    SoC    FPGA  

基于BF533和FPGA的雷達(dá)信號(hào)模擬器設(shè)計(jì)實(shí)現(xiàn)

  • 隨著軍事技術(shù)的高速發(fā)展，現(xiàn)代雷達(dá)系統(tǒng)面臨著嚴(yán)峻的挑戰(zhàn)。為適應(yīng)新形勢，在現(xiàn)代數(shù)字信號(hào)處理技術(shù)和數(shù)字計(jì)算機(jī)高速發(fā)展的基礎(chǔ)上，計(jì)算機(jī)仿真技術(shù)得到廣泛應(yīng)用，這也促使雷達(dá)信號(hào)模擬技術(shù)快速發(fā)展。雷達(dá)信號(hào)模擬器是現(xiàn)
  • 關(guān)鍵字： 雷達(dá)信號(hào)模擬器  DSP  FPGA  數(shù)字頻率合成  

JESD204B轉(zhuǎn)換器內(nèi)確定性延遲解密

  • 對(duì)于需要一系列同步模數(shù)轉(zhuǎn)換器(ADC)的高速信號(hào)采樣和處理應(yīng)用，轉(zhuǎn)換器具有去相位偏移和匹配延遲變化的能力至關(guān)重要。圍繞該特性展開的系統(tǒng)設(shè)計(jì)極為關(guān)鍵，因?yàn)閺哪M采樣點(diǎn)到處理模塊之間的任何延遲失配都會(huì)使性能下
  • 關(guān)鍵字： JESD204B    ADC    FPGA  

基于FPGA的串并集合排序在雷達(dá)系統(tǒng)中的應(yīng)用

  • 在雷達(dá)抗干擾處理以及空時(shí)二維處理過程中數(shù)據(jù)排序?qū)⒈夭豢擅?，在傳統(tǒng)的DSP、CPU等常規(guī)軟件排序已經(jīng)不能夠滿足雷達(dá)系統(tǒng)實(shí)時(shí)性要求，使用 FPGA排序的趨勢將勢不可當(dāng)。FPGA由于具有較高的并行處理能力，目前已成為雷達(dá)陣列信號(hào)處理中的主流處理器件。
  • 關(guān)鍵字： 排序  FPGA  并行  串行  

基于FPGA非正弦波形發(fā)生器的電路設(shè)計(jì)

  • 隨著直流輸電技術(shù)的應(yīng)用發(fā)展，高壓電纜線路和補(bǔ)償電容的增多，電力系統(tǒng)中的諧波分量將大大增加，它給電力設(shè)備和弱電系統(tǒng)帶來了諧波污染，并且電力電子裝置的日益增多，使電網(wǎng)中的高次諧波愈來愈嚴(yán)重。因此，檢驗(yàn)諧波控制設(shè)備的性能，或者測試負(fù)載設(shè)備在收到擾動(dòng)時(shí)的工作情況等，需要一些專門的諧波發(fā)生器來產(chǎn)生所需的諧波。
  • 關(guān)鍵字： 非正弦波形發(fā)生器  FPGA  LPM  DA9708  

DSP編程技巧之答疑解惑

  • 雖然可用的存儲(chǔ)空間看起來比section的長度要大，但是鏈接器為何提示“placement fails for object”?
  • 關(guān)鍵字： DSP  編程技巧  解惑  

用微控制器或DSP電路控制開機(jī)/關(guān)機(jī)功能

  • 在許多設(shè)備中，一個(gè)開/關(guān)按鍵可開啟或關(guān)斷電源。一般情況下，不管微控制器或 DSP 電路正在處理的是處理功能還是負(fù)載，在按下按鍵時(shí)，系統(tǒng)都會(huì)關(guān)斷。圖 1所示的小型電路可用來使微控制器或 DSP 電路控制這一開/關(guān)功
  • 關(guān)鍵字： 微控制器  DSP  控制開機(jī)  

基于ARM的嵌入式系統(tǒng)從串配置FPGA的實(shí)現(xiàn)

  • ARM(Advanced RISC Machines)既可以認(rèn)為是一個(gè)公司，也可以認(rèn)為是對(duì)一類微處理器的統(tǒng)稱，還可以認(rèn)為是一項(xiàng)技術(shù)?；贏RM技術(shù)的微處理器應(yīng)用約占據(jù)了32位 RISC微處理器75%以上的市場份額，ARM技術(shù)正在逐步滲入到人們生活的各個(gè)方面。
  • 關(guān)鍵字： ARM  嵌入式  FPGA  從串配置  

關(guān)于DSP編程的幾個(gè)關(guān)鍵問題

  • 在實(shí)際通信應(yīng)用中，一個(gè)突發(fā)之后，程序必須為下一個(gè)突發(fā)作準(zhǔn)備。因此一般采用串口的DMA多幀方式進(jìn)行發(fā)送，在中斷處理程序中或停止發(fā)送或加載數(shù)據(jù)
  • 關(guān)鍵字： DSP  編程  中斷處理  

基于Verilog的多路相干DDS信號(hào)源設(shè)計(jì)

  • 摘要：傳統(tǒng)的多路同步信號(hào)源常采用單片機(jī)搭載多片專用DDS芯片配合實(shí)現(xiàn)。該技術(shù)實(shí)現(xiàn)復(fù)雜，且在要求各路同步相干可控時(shí)難以實(shí)現(xiàn)。本文在介紹了DDS原理的基礎(chǔ)上，給出了用Verilog_HDL語言實(shí)現(xiàn)相干多路DDS的工作原理、設(shè)
  • 關(guān)鍵字： DDS  現(xiàn)場可編程門陣列(FPGA)  相位累加器  Verilog_HDL  

點(diǎn)陣式在線激光打碼技術(shù)的應(yīng)用研究

  • 點(diǎn)陣式在線激光打碼技術(shù)能實(shí)現(xiàn)高速高精度在線編碼，代表了當(dāng)前在線編碼技術(shù)的最新發(fā)展方向，能為企業(yè)提供高效可行的產(chǎn)品編碼解決方案。本文主要對(duì)點(diǎn)陣式在線激光打碼技術(shù)的應(yīng)用進(jìn)行了深入研究。1點(diǎn)陣式在線激光打碼技
  • 關(guān)鍵字： 激光打碼技術(shù)  點(diǎn)陣式  DSP  

步進(jìn)電機(jī)控制，專用ASIC芯片方案與通用芯片方案對(duì)比

  • 步進(jìn)電機(jī)廣泛應(yīng)用于對(duì)精度要求比較高的運(yùn)動(dòng)控制系統(tǒng)中。在步進(jìn)電機(jī)驅(qū)動(dòng)器的關(guān)鍵技術(shù)研究中提到步進(jìn)電機(jī)的性能在很大程度上取決于所用的驅(qū)動(dòng)器，改善驅(qū)動(dòng)器的性能，可以顯著地提高步進(jìn)電機(jī)的性能，因此研制高性能的步
  • 關(guān)鍵字： 驅(qū)動(dòng)器   專用芯片   FPGA   通用芯片   PLD GAL   步進(jìn)電機(jī)控制  

FPGA組成、工作原理和開發(fā)流程

  • 1. FPGA概述FPGA是英文Field Programmable Gate Array的縮寫，即現(xiàn)場可編程門陣列，它是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決
  • 關(guān)鍵字： FPGA  工作原理  開發(fā)流程  

基于FPGA的步進(jìn)電機(jī)優(yōu)化控制

  • 摘要：隨著控制技術(shù)以及步進(jìn)電機(jī)(Stepper Motor)的發(fā)展，現(xiàn)代工業(yè)的許多領(lǐng)域?qū)Σ竭M(jìn)電機(jī)的需求也越來越大。但是傳統(tǒng)的步進(jìn)電機(jī)控制系統(tǒng)多以單片機(jī)等微處理器為基礎(chǔ)，往往具有控制電路體積大、控制效率低、穩(wěn)定性差等
  • 關(guān)鍵字： 步進(jìn)電機(jī)  控制系統(tǒng)  FPGA  細(xì)分原理  PWM控制技術(shù)  

DSP硬件設(shè)計(jì)的幾個(gè)注意事項(xiàng)

  • 數(shù)字信號(hào)處理芯片(DSP) 具有高性能的CPU(時(shí)鐘性能超過100MHZ)和高速先進(jìn)外圍設(shè)備，通過CMOS處理技術(shù)，DSP芯片的功耗越來越低。這些巨大的進(jìn)步增加了DSP電路板設(shè)計(jì)的復(fù)雜性，并且同簡單的數(shù)字電路設(shè)計(jì)相比較，面臨更多相似的問題。
  • 關(guān)鍵字： DSP  CPU  CMOS  功耗  
共9873條 123/659 |‹ « 121 122 123 124 125 126 127 128 129 130 » ›|

dsp+fpga介紹

您好，目前還沒有人創(chuàng)建詞條dsp+fpga!
歡迎您創(chuàng)建該詞條，闡述對(duì)dsp+fpga的理解，并與今后在此搜索dsp+fpga的朋友們分享。    創(chuàng)建詞條

熱門主題

DSP+FPGA    樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473