首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> designware ddr

減少DDR記憶體驗負載的探測技術

  • 　　DDR內存已成為系統(tǒng)DRAM的主要技術，而DDR系統(tǒng)的驗證則是新的數字系統(tǒng)設計最具挑戰(zhàn)性且費時的工作之一。邏輯分析儀是協助工程師驗證這些系統(tǒng)的重要工具，但在成本與空間的限制下，邏輯分析儀探測技術變成了一個值得深思的問題。 　　理想上，DDR的可測試性應成為最終設計的一部份，以利于在測試臺進行系統(tǒng)的驗證，因為在整個產品生命周期中的工程設計與委外代工都會增加成本。然而礙于邏輯分析儀探測點的電氣負載與空間需求，這種作法直到今天仍不可行。新的免接頭式邏輯分析儀探測技術使DDR可測試性得以結合到產品的最初與最終
  • 關鍵字： DDR  測量  測試  

端接DDR DRAM的電源電路

  •     DDR（雙數據速率）DRAM應用于工作站和服務器的高速存儲系統(tǒng)中。存儲器IC采用1.8V或2.5V電源電壓，并需要等于電源電壓一半的基準電壓（VREF＝VDD/2）。此外，各邏輯輸出端都接一只電阻器，等于并跟蹤VREF的終端電壓VTT。在保持VTT=VREF+0.04V的同時，必須提供源流或吸收電流。圖1所示電路可為1.8V和2.5V兩種存儲器系統(tǒng)提供終端電壓，并可輸出高達6A的電流。IC1有一個降壓控制器和2個線性穩(wěn)壓控制器。IC1在輸入電壓為4.5～28V下工作。
  • 關鍵字： 電源電路  DDR  DRAM  存儲器  

存儲器類型綜述及DDR接口設計的實現

  • 電子系統(tǒng)設計師很少考慮他們下一個設計中元器件的成本，而更關注它們能夠達到的最高性能。
  • 關鍵字： DDR  存儲器  接口設計    

可以消除開關噪聲的DDR內存系統(tǒng)電源

  • 本設計介紹了一種應用于DDR內存系統(tǒng)的獨特、低成本的電源電路。常規(guī)DDR內存系統(tǒng)包括一個雙反向轉換器和一個輸出參考電壓。與常規(guī)設計不同，本文用線性調節(jié)器代替反向轉換器，見圖1，具有消除PWM轉換器開關噪聲的優(yōu)點。DDR內存系統(tǒng)要求穩(wěn)定的2.5V主電源(VDD)、端電壓(VTT)和參考電壓(VREF)，其中VDD、VTT可引出和吸收電流，，這些要求給電源設計者帶來新挑戰(zhàn)。本電路中，低壓同步反向器產生8A，2.5V的主電源VDD輸出，VTT和VREF通過運放的線性調節(jié)設計實現。電路專門為低功耗DDR系統(tǒng)(如p
  • 關鍵字： DDR  存儲器  
共109條 8/8 |‹ « 1 2 3 4 5 6 7 8
關于我們 - 廣告服務 - 企業(yè)會員服務 - 網站地圖 - 聯系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網安備11010802012473