cpld／fpga 文章進(jìn)入cpld／fpga技術(shù)社區(qū)

基于現(xiàn)場(chǎng)可編程門陣列技術(shù)的射頻讀卡器設(shè)計(jì)

與其他常用的自動(dòng)識(shí)別技術(shù)如條形碼和磁條一樣，無線射頻識(shí)別（RFID）技術(shù)也是一種自動(dòng)識(shí)別技術(shù)。每一個(gè)目標(biāo)對(duì)象在射頻讀卡器中對(duì)應(yīng)唯一的電子識(shí)別碼（UID），或者“電子標(biāo)簽”。標(biāo)簽附著在物體上標(biāo)識(shí)目標(biāo)對(duì)象，如紙箱、貨盤或包裝箱等。射頻讀卡器（應(yīng)答器）從電子標(biāo)簽上讀取識(shí)別碼。基本的RFID系統(tǒng)由三部分組成：天線或線圈、帶RFID解碼器的收發(fā)器和RFID電子標(biāo)簽（每個(gè)標(biāo)
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) 現(xiàn)場(chǎng)可編程門陣列 FPGA 嵌入式

把大學(xué)作為推廣普及FPGA之源

當(dāng)ASIC越來越不能適應(yīng)靈活應(yīng)用的需求以及通用產(chǎn)品對(duì)低成本的要求逐漸提升，F(xiàn)PGA大量蠶食曾經(jīng)ASIC的市場(chǎng)，每年都以超過兩位數(shù)的增長(zhǎng)率發(fā)展。越來越多的設(shè)計(jì)將轉(zhuǎn)向FPGA，這其中還包括了很多ASIC設(shè)計(jì)工程師。對(duì)中國(guó)來說何嘗不是如此，F(xiàn)PGA對(duì)于初創(chuàng)型的公司是一個(gè)非常理想的選擇，從新產(chǎn)品研制的原型到樣機(jī)的設(shè)計(jì)
關(guān)鍵字： FPGA Xilinx 大學(xué)計(jì)劃嵌入式

基于FPGA 的誤碼率測(cè)試儀的設(shè)計(jì)與實(shí)現(xiàn)

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： FPGA

基于FPGA的MPEG-2復(fù)用器中FIFO的一種設(shè)計(jì)方案

近幾年基于MPEC-2的DVB普通數(shù)字電視在美國(guó)、南美、亞洲、大洋洲和非洲通過衛(wèi)星進(jìn)行廣播。基于MPEG-2／DVB的多路節(jié)目復(fù)用器是數(shù)字電視傳輸系統(tǒng)的關(guān)鍵設(shè)備之一，因此，它的研發(fā)顯得尤為重要。目前，復(fù)用器的設(shè)計(jì)方案主要基于DSP(數(shù)字信號(hào)處理器)的實(shí)現(xiàn)技術(shù)，這種設(shè)計(jì)方法在理論上也能實(shí)現(xiàn)對(duì)傳送流的復(fù)用，考慮到實(shí)現(xiàn)復(fù)用器諸多高速、復(fù)雜的邏輯功能，同時(shí)，F(xiàn)PGA(現(xiàn)場(chǎng)可編程門陣列)理論上可以無限次地重新配置，這樣在一定程度上為系統(tǒng)的升級(jí)或局部功
關(guān)鍵字： FPGA MPEG-2

CPLD與絕對(duì)式編碼器高速通信在高精度高速伺服單元中的應(yīng)用

摘要：本文論述高精高速伺服單元中的CPLD與高精度的絕對(duì)式編碼器之間如何實(shí)現(xiàn)高速通信。關(guān)鍵詞： CPLD；絕對(duì)式編碼器；通信引言目前國(guó)內(nèi)數(shù)控機(jī)床中的伺服電機(jī)一般都是配套增量式編碼器，而增量式編碼器的精度并不太高且輸出的是并行信號(hào)，欲提高其精度就必然要增大編碼器的設(shè)計(jì)難度和增多并行信號(hào)的輸出，這樣就不利于伺服單元與編碼器的長(zhǎng)距離通信。而采用絕對(duì)式編碼器，除了其精度比增量式編碼器高幾倍以外，其信號(hào)的輸入輸出都采用高速串行通信，節(jié)省了通信線路便于長(zhǎng)距離的通信。在編碼器的另一端，采用CP
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) 0707_A 雜志_設(shè)計(jì)天地 CPLD 絕對(duì)式編碼器通信

基于FPGA的偽碼測(cè)距電路的設(shè)計(jì)與實(shí)現(xiàn)

1　引　言　　現(xiàn)場(chǎng)可編程門陣列（FPGA）用硬件電路完成算法的過程，一方面解決了系統(tǒng)的開銷問題，提供了提高系統(tǒng)整體性能的條件，另一方面，由于靜態(tài)RAM型的FPGA具備可重構(gòu)特性，這使得資源利用率得到顯著提高。FPGA既具有通用計(jì)算系統(tǒng)的靈活性，又有專用處理系統(tǒng)的性能，對(duì)實(shí)現(xiàn)高性能信號(hào)處理具有很高的應(yīng)用價(jià)值，而且可重構(gòu)的特性使其可以根據(jù)算法來調(diào)整相應(yīng)的通信結(jié)構(gòu)和數(shù)據(jù)字長(zhǎng)。FPGA以其高度的靈活性與硬件的高密度性在通信信號(hào)處理中得到了廣泛的應(yīng)用。　　在對(duì)Xili
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA 偽碼測(cè)距

FPGA創(chuàng)新中心落戶無錫國(guó)家集成電路設(shè)計(jì)基地

可編程解決方案領(lǐng)導(dǎo)廠商賽靈思公司（Xilinx）與無錫國(guó)家高新技術(shù)產(chǎn)業(yè)開發(fā)區(qū)管理委員會(huì)今天共同宣布成立無錫國(guó)家集成電路設(shè)計(jì)基地FPGA（現(xiàn)場(chǎng)可編程門陣列）創(chuàng)新中心，并隆重舉行賽靈思正式授權(quán)“無錫國(guó)家集成電路設(shè)計(jì)基地—賽靈思聯(lián)合實(shí)驗(yàn)室”揭牌儀式。無錫新區(qū)管委會(huì)副主任朱曉紅以及賽靈思公司研究實(shí)驗(yàn)室高級(jí)總監(jiān)、全球大學(xué)計(jì)劃負(fù)責(zé)人Patrick Lysaght等出席了成立大會(huì)并為聯(lián)合實(shí)驗(yàn)室揭牌。作為國(guó)家級(jí)的集成電路設(shè)計(jì)基地，新的FPGA創(chuàng)新中心的成立以及聯(lián)合實(shí)驗(yàn)室的打造，意味著可編程設(shè)計(jì)在電子設(shè)計(jì)領(lǐng)域的
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA 無錫集成電路設(shè)計(jì) 嵌入式

FPGA：22年從配角到主角

任何一個(gè)從事后看來很成功的新事物從誕生到發(fā)展壯大都不可避免地經(jīng)歷過艱難的歷程并可能成為被研究的案例，F(xiàn)PGA也不例外。1985年，當(dāng)全球首款FPGA產(chǎn)品——XC2064誕生時(shí)，注定要使用大量芯片的PC機(jī)剛剛走出硅谷的實(shí)驗(yàn)室進(jìn)入商業(yè)市場(chǎng)，因特網(wǎng)只是科學(xué)家和政府機(jī)構(gòu)通信的神秘鏈路，無線電話笨重得像磚頭，日后大紅大紫的Bill Gates正在為生計(jì)而奮斗，創(chuàng)新的可編程產(chǎn)品似乎并沒有什么用武之地。　　事實(shí)也的確如此。最初，F(xiàn)PGA只是用于膠合邏輯，從膠合邏輯到算法
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA 嵌入式

數(shù)字差分BPSK擴(kuò)頻接收機(jī)的設(shè)計(jì)與FPGA實(shí)現(xiàn)

本文提出了一種全數(shù)字差分BPSK擴(kuò)頻接收機(jī)的實(shí)現(xiàn)方案，通過Simulink仿真驗(yàn)證了該方案具有較低的誤碼率。
關(guān)鍵字： FPGA 實(shí)現(xiàn) 設(shè)計(jì) 接收機(jī) BPSK 擴(kuò)頻數(shù)字差分

利用FPGA實(shí)現(xiàn)UART的設(shè)計(jì)

引言　　隨著計(jì)算機(jī)技術(shù)的發(fā)展和廣泛應(yīng)用，尤其是在工業(yè)控制領(lǐng)域的應(yīng)用越來越廣泛，計(jì)算機(jī)通信顯的尤為重要。串行通信雖然使設(shè)備之間的連線大為減少，但隨之帶來串／并轉(zhuǎn)換和位計(jì)數(shù)等問題，這使串行通信技術(shù)比并行通信技術(shù)更為復(fù)雜。串／并轉(zhuǎn)換可用軟件實(shí)現(xiàn)，也可用硬件實(shí)現(xiàn)。用軟件實(shí)現(xiàn)串行傳送大多采用循環(huán)移位指令將一個(gè)字節(jié)由高位到低位(或低位到高位)一位一位依次傳送，這種方法雖然簡(jiǎn)單但速度慢，而且大量占用CPU的時(shí)間，影響系統(tǒng)的性能。更為方便的實(shí)現(xiàn)方法是用硬件，目前微處理器串行接口常用的LSI 芯片是UART(通用異
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) UART FPGA

基于FPGA的八位RISC CPU的設(shè)計(jì)

1 引言　　隨著數(shù)字通信和工業(yè)控制領(lǐng)域的高速發(fā)展，要求專用集成電路（ASIC）的功能越來越強(qiáng)，功耗越來越低，生產(chǎn)周期越來越短，這些都對(duì)芯片設(shè)計(jì)提出了巨大的挑戰(zhàn)，傳統(tǒng)的芯片設(shè)計(jì)方法已經(jīng)不能適應(yīng)復(fù)雜的應(yīng)用需求了。SoC（System on a Chip）以其高集成度，低功耗等優(yōu)點(diǎn)越來越受歡迎。開發(fā)人員不必從單個(gè)邏輯門開始去設(shè)計(jì)ASIC，而是應(yīng)用己有IC芯片的功能模塊，稱為核（core），或知識(shí)產(chǎn)權(quán)（IP）宏單元進(jìn)行快速設(shè)計(jì)，效率大為提高。CPU 的IP
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) RISC CPU FPGA

Altera首次實(shí)現(xiàn)了對(duì)關(guān)鍵工業(yè)以太網(wǎng)協(xié)議的FPGA IP支持

　　Altera公司日前宣布為工業(yè)自動(dòng)化應(yīng)用中的以太網(wǎng)通信協(xié)議提供FPGA支持，這些應(yīng)用包括ProfiNet、Ethernet/IP、Modbus-IDA、EtherCAT、SERCOS III接口和Ethernet Powerlink等。這些關(guān)鍵通信協(xié)議的知識(shí)產(chǎn)權(quán)(IP)內(nèi)核現(xiàn)在可以在Altera低成本Cyclone®系列FPGA中實(shí)現(xiàn)。　　設(shè)計(jì)人員利用工業(yè)以太網(wǎng)IP內(nèi)核可以在一塊電路板上實(shí)現(xiàn)任何標(biāo)準(zhǔn)，這不但減小了外形尺寸，而且節(jié)省了時(shí)間。系統(tǒng)OEM能夠以高性價(jià)比方式在其自動(dòng)化產(chǎn)品中增加工業(yè)
關(guān)鍵字：工業(yè)以太網(wǎng) FPGA IP 嵌入式工業(yè)控制

基于FPGA的智能控制器設(shè)計(jì)及測(cè)試方法研究

摘要：通過模糊自整定PID控制器的設(shè)計(jì)，本文提出了一種基于VHDL描述、DSP Builder和Modelsim混合仿真、FPGA實(shí)現(xiàn)的智能控制器設(shè)計(jì)及測(cè)試新方法。首先，通過MATLAB仿真，得出智能控制器的結(jié)構(gòu)和參數(shù)。然后，基于VHDL進(jìn)行智能控制器的數(shù)字化實(shí)現(xiàn)及其開環(huán)測(cè)試。在此基礎(chǔ)上，通過分析一般智能控制器的測(cè)試特點(diǎn)，采用DSP Builder構(gòu)建閉環(huán)測(cè)試系統(tǒng)，Modelsim運(yùn)行DSP Builder生成文件來驗(yàn)證QuartusII中所做VHDL設(shè)計(jì)的測(cè)試方法。實(shí)驗(yàn)表明，該測(cè)試方法能有效模擬控制器的
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA 智能控制器嵌入式

Stratix II FPGA系統(tǒng)電源設(shè)計(jì)

基于MAX1951的諸多特點(diǎn)，本文給出了采用該器件為Stratix II FPGA系統(tǒng)供電以降低其功耗的設(shè)計(jì)方案。
關(guān)鍵字：電源設(shè)計(jì) 系統(tǒng) FPGA II Stratix

一種基于CPLD的曼徹斯特編解碼器設(shè)計(jì)

引言　　雖然計(jì)算機(jī)通信的方法和手段多種多樣，但都必須依靠數(shù)據(jù)通信技術(shù)。數(shù)據(jù)通信就是將數(shù)據(jù)信號(hào)加到數(shù)據(jù)傳輸信道上進(jìn)行傳輸，并在接收點(diǎn)將原始發(fā)送的數(shù)據(jù)正確地恢復(fù)過來。由于計(jì)算機(jī)產(chǎn)生的一般都是數(shù)字信號(hào)，因此計(jì)算機(jī)之間的通信實(shí)際上都屬于數(shù)據(jù)通信。曼徹斯特碼編解碼器是1553B總線接口中不可缺少的重要組成部分。曼徹斯特碼編解碼器設(shè)計(jì)的好壞直接影響總線接口的性能。在數(shù)控測(cè)井系統(tǒng)和無線監(jiān)控等領(lǐng)域，曼徹斯特碼編解碼器都有廣泛應(yīng)用。 1 數(shù)據(jù)通信系統(tǒng)結(jié)構(gòu) 　　　圖1所示是數(shù)據(jù)通信系統(tǒng)的基本構(gòu)成。在計(jì)算機(jī)通信中
關(guān)鍵字： CPLD 曼徹斯特嵌入式系統(tǒng) 單片機(jī) 嵌入式