cpld/fpga 文章 最新資訊
基于FPGA的數(shù)據(jù)高速串行通信實現(xiàn)

- 1 引言 在許多實際運用的場合中,數(shù)字信號傳輸具有數(shù)據(jù)量大,傳輸速度高,采用串行傳輸?shù)忍攸c。這就要求數(shù)據(jù)收發(fā)雙方采用合理的編解碼方式及高速器件。數(shù)字信號傳輸一般分并行傳輸、串行傳輸兩種。并行傳輸具有數(shù)據(jù)源和數(shù)據(jù)目的地物理連接方便,誤碼率低,傳輸速率高。但是并行傳輸方式要求各條線路同步,因此需要傳輸定時和控制信號,而其各路信號在經(jīng)過轉發(fā)與放大處理后,將引起不同的延遲與畸變,難以實現(xiàn)并行同步。若采用更復雜的技術、設備與線路,其成本會顯著上升。而高速遠程數(shù)據(jù)傳輸一般采用串行同步傳輸。傳統(tǒng)建立準確的時鐘信號
- 關鍵字: 串行通信 FPGA
Spartan-3A 的 DDR 2 接口數(shù)據(jù)采集
- 1引言DDR2(DoubleDataRate2)SDRAM是由JEDEC(電子設備工程聯(lián)合委員會)制定的新生代內(nèi)存技術標準,它與上一...
- 關鍵字: DDR FPGA 接口 數(shù)據(jù)采集
基于FPGA的160路數(shù)據(jù)采集系統(tǒng)設計
- 目前,數(shù)據(jù)采集系統(tǒng)對采樣率、分辨率和抗干擾能力的要求越來越高。尤其是在典型的多路采集+多路開關+單路A/D轉換器的數(shù)據(jù)采集中,采集速度受到限制。為此,介紹了一種基于現(xiàn)場可編程門陣列(FPGA)的高速多路數(shù)據(jù)采集系統(tǒng)設計和實現(xiàn)。采用模擬開關級聯(lián)的方法,有效地達到了160路采集速度。采用該方法設計的采集卡能有效完成多路同步高速數(shù)據(jù)采集任務,且成功地用于某裝置的輸出信號檢測。
- 關鍵字: FPGA 160 數(shù)據(jù)采集 系統(tǒng)設計
cpld/fpga介紹
您好,目前還沒有人創(chuàng)建詞條cpld/fpga!
歡迎您創(chuàng)建該詞條,闡述對cpld/fpga的理解,并與今后在此搜索cpld/fpga的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條,闡述對cpld/fpga的理解,并與今后在此搜索cpld/fpga的朋友們分享。 創(chuàng)建詞條
關于我們 -
廣告服務 -
企業(yè)會員服務 -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
