cpld／fpga 文章最新資訊

硅片融合時(shí)代的FPGA

從1980年代中期問世以來，F(xiàn)PGA技術(shù)持續(xù)發(fā)展，應(yīng)用范圍不斷拓展。近日，Altera公司資深副總裁兼首席技術(shù)官M(fèi)isha Burich先生來京，介紹了FPGA體系結(jié)構(gòu)的演進(jìn)及Altera公司FPGA的進(jìn)展情況。1990年代，具有50K 以上邏輯
關(guān)鍵字： FPGA

當(dāng)今的企業(yè)級(jí)存儲(chǔ)子系統(tǒng)正面臨實(shí)質(zhì)性的變革。大量的企業(yè)數(shù)據(jù)和交易信息每年都會(huì)增加50-60%。云計(jì)算和虛擬化功能的快速發(fā)展能夠更有效的管理這些越來越多的數(shù)據(jù)負(fù)載，導(dǎo)致數(shù)據(jù)中心的數(shù)量和規(guī)模都出現(xiàn)了爆炸式的增長。
關(guān)鍵字：可編程 FPGA

PGA作為一種高新技術(shù)，由于其結(jié)構(gòu)的特殊性，可以重復(fù)編程，開發(fā)周期較短，越來越受到電子愛好者的青睞，其應(yīng)用已經(jīng)逐漸普及到了各行各業(yè)。因此，越來越多的電子愛好者想盡快掌握這門技術(shù)進(jìn)入該領(lǐng)域。筆者從2007年初
關(guān)鍵字： FPGA

隨著現(xiàn)代電子技術(shù)和飛行技術(shù)的發(fā)展，對(duì)雷達(dá)的作用距離、分辨能力、測量精度和單值性等性能指標(biāo)提出越來越高的要求，因此雷達(dá)信號(hào)形式的選擇和信號(hào)處理的方式起著重要作用。在脈沖壓縮技術(shù)中，雷達(dá)所使用的發(fā)射信號(hào)波
關(guān)鍵字： FPGA 非線性調(diào)頻信號(hào) 脈沖壓縮

在爆炸場壓力測試中，沖擊波超壓峰值隨著彈藥的當(dāng)量和到爆心距離的變化十分顯著。傳統(tǒng)測試系統(tǒng)的測試參數(shù)難以更改，靈活性差，往往需要重新設(shè)計(jì)電路以滿足不同測試要求。為了提高測試系統(tǒng)的靈活性及電路復(fù)用性，設(shè)計(jì)了基于可配置FPGA軟核的測試系統(tǒng)。通過調(diào)用并修改可移植軟核，以實(shí)現(xiàn)系統(tǒng)的快速設(shè)計(jì)，通過靈活設(shè)置測試參數(shù)完成不同測試任務(wù)。對(duì)系統(tǒng)準(zhǔn)確性進(jìn)行了驗(yàn)證，應(yīng)用到靜爆試驗(yàn)中，有效獲得了壓力數(shù)據(jù)。
關(guān)鍵字： FPGA 軟核沖擊波存儲(chǔ)測試

Lattice公司的LatticeECP3 FPGA系列可提供高性能特性如增強(qiáng)的DSP架構(gòu)，高速SERDES和高速源同步接口。LatticeECP3采用65nm技術(shù)，查找表(LUT)高達(dá)149k邏輯單元，支持高達(dá)486個(gè)用戶I/O，提供高達(dá)320個(gè)18times;18乘法
關(guān)鍵字： AMC ECP3 FPGA

80C186XL16位嵌入式微處理器是Intel公司在嵌入式微處理器市場的上導(dǎo)產(chǎn)品之一，已廣泛應(yīng)用于電腦終端、程控交換和工控等領(lǐng)域。在該嵌入式微處理器片內(nèi)，集成有DRAM RCU單元，即DRAM刷新控制單元。RCU單元可以自動(dòng)產(chǎn)
關(guān)鍵字： 80C186XL CPLD DRAM控制器 VHDL

30年的低成本創(chuàng)新中國有句俗話叫“30年河?xùn)|，30年河西”，Altera在1984年發(fā)布了第一款非易失PLD EP300器件，30年間，可編程器件在性能上不斷發(fā)展甚至挑戰(zhàn)摩爾定律，工藝技術(shù)也有了長足的進(jìn)步，電子設(shè)計(jì)領(lǐng)
關(guān)鍵字： MAX10 FPGA 嵌入式閃存 Altera

杜志傳，鄭建立(上海理工大學(xué) 醫(yī)療器械與食品學(xué)院上海 200093)0 引言VHDL(Very High Speed Integrated Circuit Hardware Description Language)是IEEE工業(yè)標(biāo)準(zhǔn)硬件描述語言，是隨著可編程邏輯器件(PLD)的發(fā)展而發(fā)
關(guān)鍵字： VHDL CPLD／FPGA 電路設(shè)計(jì) 優(yōu)化

FPGA與CPLD的辨別和分類主要是根據(jù)其結(jié)構(gòu)特點(diǎn)和工作原理。通常的分類方法是：將以乘積項(xiàng)結(jié)構(gòu)方式構(gòu)成邏輯行為的器件稱為CPLD，如Lattice的ispLSI系列、Xilinx的XC9500系列、Altera的MAX7000S系列和Lattice(原Vantis)
關(guān)鍵字： FPGA CPLD 辨識(shí)

80C186XL16位嵌入式微處理器是Intel公司在嵌入式微處理器市場的上導(dǎo)產(chǎn)品之一，已廣泛應(yīng)用于電腦終端、程控交換和工控等領(lǐng)域。在該嵌入式微處理器片內(nèi)，集成有DRAM RCU單元，即DRAM刷新控制單元。RCU單元可以自動(dòng)產(chǎn)生
關(guān)鍵字：嵌入式系統(tǒng) DRAM控制器 CPLD

Dave Jones在5年時(shí)間里，上傳了超過600個(gè)電子類的視頻。在每周二，Jones會(huì)拆解一個(gè)不錯(cuò)的設(shè)備(當(dāng)然，有時(shí)候沒有那么好)，Jones并不是簡單地把盒子破壞、打開，他會(huì)用他豐富的電子設(shè)計(jì)知識(shí)來說明這個(gè)設(shè)備是怎么設(shè)計(jì)
關(guān)鍵字：拆解 FPGA CPLD Xilinx 安捷倫

引言隨著電子技術(shù)的發(fā)展，對(duì)遙測信號(hào)的幀結(jié)構(gòu)的可編程度、集成度的要求越來越高，用于時(shí)間統(tǒng)一系統(tǒng)的B碼源的設(shè)計(jì)也趨于高度集成化。為了適應(yīng)現(xiàn)代靶場試驗(yàn)任務(wù)的要求，我們采用Altera的CPLD器件，將用于產(chǎn)生B碼的各種
關(guān)鍵字： CPLD 時(shí)間統(tǒng)一系統(tǒng) IRIG－B碼

1 概述輸電線路的狀態(tài)直接決定著整個(gè)電網(wǎng)的安全穩(wěn)定運(yùn)行，輸電線路微氣象參數(shù)的實(shí)時(shí)監(jiān)測能夠?yàn)殡娋W(wǎng)正常調(diào)度、以及自然災(zāi)害預(yù)測和控制提供必要的現(xiàn)場信息。輸電線路是電力系統(tǒng)的關(guān)鍵元件之一。為了安全、穩(wěn)定地運(yùn)行，
關(guān)鍵字： DSP CPLD 輸電線路氣象監(jiān)測

針對(duì)某X射線探測器輸出信號(hào)增益需不斷調(diào)節(jié)以滿足后續(xù)信號(hào)采集電路的輸入范圍，其偏置電壓需要精細(xì)調(diào)節(jié)，文章采用數(shù)字電位計(jì)和FPGA設(shè)計(jì)了X射線探測器偏置電壓調(diào)節(jié)系統(tǒng)。闡述了所選數(shù)字電位計(jì)的參數(shù)、特點(diǎn)及內(nèi)部結(jié)構(gòu)，在此基礎(chǔ)上給出了系統(tǒng)的設(shè)計(jì)方案。文章中FPGA采用SPI通信方式對(duì)數(shù)字電位計(jì)進(jìn)行配置實(shí)現(xiàn)電阻100KΩ共256檔的調(diào)節(jié)，最終給出實(shí)際測試結(jié)果，驗(yàn)證了采用數(shù)字電位計(jì)實(shí)現(xiàn)偏壓調(diào)節(jié)的靈活性。
關(guān)鍵字： X射線探測器反向偏壓調(diào)節(jié) 數(shù)字電位計(jì) SPI FPGA