首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> cadence reality

Cadence：Tempus時序簽收加速SoC設(shè)計

  • 為簡化和加速復(fù)雜IC的開發(fā)，Cadence 設(shè)計系統(tǒng)公司不久前推出Tempus時序簽收解決方案。這是一款新的靜態(tài)時序分析與收斂工具，旨在幫助系統(tǒng)級芯片 (SoC) 開發(fā)者加速時序收斂，將芯片設(shè)計快速轉(zhuǎn)化為可制造的產(chǎn)品。
  • 關(guān)鍵字： Cadence  Tempus  CPU  201307  

臺積電認(rèn)可Cadence Tempus時序簽收工具用于20納米設(shè)計

  • Cadence日前宣布，臺積電(TSMC)在20納米制程對全新的Cadence Tempus時序簽收解決方案提供了認(rèn)證。該認(rèn)證意味著通過臺積電嚴(yán)格的EDA工具驗證過的Cadence Tempus 時序簽收解決方案能夠確?？蛻魧崿F(xiàn)先進(jìn)制程節(jié)點的最高精確度標(biāo)準(zhǔn)。
  • 關(guān)鍵字： Cadence  臺積電  Tempus  

Cadence為復(fù)雜SoC設(shè)計縮短時序收斂時程

  • 　　在加速復(fù)雜IC開發(fā)更容易的當(dāng)下，益華電腦(Cadence Design Systems, Inc.)發(fā)表 Tempus 時序 Signoff解決方案(Timing Signoff Solution)，這是嶄新的靜態(tài)時序分析與收斂工具，精心設(shè)計讓系統(tǒng)晶片(System-on-Chip，SoC)開發(fā)人員能夠加速時序收斂，讓晶片設(shè)計更快速地投入制造流程。Tempus 時序Signoff解決方案意謂全新的時序signoff工具作法，讓客戶能夠縮短時序signoff收斂與分析，實現(xiàn)更快速的試產(chǎn)，同時創(chuàng)造良率更高
  • 關(guān)鍵字： Cadence  SoC設(shè)計  

Cadence推出Tempus時序簽收解決方案

  • 　　為設(shè)計收斂和簽收提供前所未有的性能和容量 　　Tempus?時序簽收解決方案提供的性能比傳統(tǒng)的時序分析解決方案提升了一個數(shù)量級。 　　可擴展性，能夠?qū)哂猩蟽|個實例的設(shè)計進(jìn)行全扁平化分析。 　　集成的簽收精度的時序收斂環(huán)境利用創(chuàng)新的考慮物理layout的ECO技術(shù)，可以使設(shè)計閉合提前數(shù)周時間。 　　為簡化和加速復(fù)雜IC的開發(fā)，Cadence 設(shè)計系統(tǒng)公司推出Tempus? 時序簽收解決方案。這是一款新的靜態(tài)時序分析與收斂工具，旨在幫助系統(tǒng)級芯片 (SoC) 開發(fā)者加速時序收斂，將芯片設(shè)計快速轉(zhuǎn)
  • 關(guān)鍵字： Cadence  Tempus  時序簽收  

Cadence Incisive Enterprise Simulator將低功耗驗證效率提升30%

  • 　　【中國，2013年5月14日】全球電子設(shè)計創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計系統(tǒng)公司(NASDAQ: CDNS)，近日推出新版本Incisive Enterprise Simulator，該版本將復(fù)雜SoC的低功耗驗證效率提高了30%。13.1版的Cadence  Incisive Enterprise Simulator致力于解決低功耗驗證的問題，包括高級建模、調(diào)試、功率格式支持，并且為當(dāng)今最復(fù)雜的SoC提供了更快的驗證方式。 　　Incisive SimVision Debugger的最新
  • 關(guān)鍵字： Cadence  SoC  

Cadence和GLOBALFOUNDRIES合作改進(jìn)20及14納米節(jié)點DFM簽收

  •  　　【中國，2013年5月13日】全球電子設(shè)計創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計系統(tǒng)公司(NASDAQ:CDNS)近日宣布，GLOBALFOUNDRIES已攜手Cadence®，為其20和14納米制程提供模式分類數(shù)據(jù)。GLOBALFOUNDRIES之所以采用Cadence模式分類和模式匹配解決方案，是因為它們可以使可制造性設(shè)計(DFM)加快四倍，這對提高客戶硅片成品率和可預(yù)測性非常關(guān)鍵。 　　“我們已集成了Cadence模式分類技術(shù)，根據(jù)模式相似性將成品率不利因素分成若干模式
  • 關(guān)鍵字： Cadence  28納米  

Cadence收購Tensilica，夯實IP實力

  • 2013年3月11日，EDA領(lǐng)頭羊Cadence宣布，其已與在數(shù)據(jù)平面處理(DPU) IP領(lǐng)域的領(lǐng)導(dǎo)者Tensilica以約3.8億美元現(xiàn)金收購Tensilica達(dá)成協(xié)議。至此，Cadence在高速數(shù)據(jù)處理和接口IP方面布局已基本就緒，為下一代SoC設(shè)計做好了IP準(zhǔn)備。
  • 關(guān)鍵字： Cadence  ARM  CPU  201304  

16納米/14納米FinFET技術(shù)：最新最前沿的電子技術(shù)

  • FinFET技術(shù)是電子行業(yè)的下一代前沿技術(shù)，是一種全新的新型的多門3D晶體管。和傳統(tǒng)的平面型晶體管相比，F(xiàn)inFET器件可以提供更顯著的功耗和性能上的優(yōu)勢。英特爾已經(jīng)在22nm上使用了稱為“三柵”的FinFET技術(shù)，同時許多晶圓廠也正在準(zhǔn)備16納米或14納米的FinFET工藝。
  • 關(guān)鍵字： Cadence  FinFET  晶圓  201304  

低成本多路輸出CMOS帶隙基準(zhǔn)電壓源設(shè)計

  • 摘要：在傳統(tǒng)Brokaw帶隙基準(zhǔn)源的基礎(chǔ)上，提出一種采用自偏置結(jié)構(gòu)和共源共柵電流鏡的低成本多路基準(zhǔn)電壓輸出的CMOS帶隙基準(zhǔn)源結(jié)構(gòu)，省去了一個放大器，并減小了所需的電阻阻值，大大降低了成本，減小了功耗和噪聲。該
  • 關(guān)鍵字： 帶隙基準(zhǔn)源  多路基準(zhǔn)電壓輸出  溫度系數(shù)  Cadence  

ARM攜手Cadence：開發(fā)基于TSMC 16納米FinFET的A57處理器

  • ARM和Cadence近日宣布合作細(xì)節(jié)，揭示其共同開發(fā)首款基于臺積電16納米FinFET制程的ARM?Cortex?-A57處理器，實現(xiàn)對16納米性能和功耗縮小的承諾。測試芯片是采用完整的Cadence RTL-to-signoff流程、 Cadence Virtuoso 定制設(shè)計平臺、ARM Artisan?標(biāo)準(zhǔn)單元庫和臺積電的存儲器的宏 ? ??? Cortex -A57處理器是ARM迄今為止性能最高的處理器，基于新的64位指令集
  • 關(guān)鍵字： Cadence  設(shè)計  EDA  

Cadence和TSMC為16納米FinFET開發(fā)設(shè)計架構(gòu)

  • Cadence設(shè)計系統(tǒng)公司4月9日宣布與TSMC簽訂了一項長期合作協(xié)議，共同開發(fā)16納米FinFET技術(shù)，以其適用于移動、網(wǎng)絡(luò)、服務(wù)器和FPGA等諸多應(yīng)用領(lǐng)域。此次合作非常深入，開始于工藝制造的早期階段，貫穿于設(shè)計分析至設(shè)計簽收，全面有效解決FinFETs設(shè)計存在的問題，從而交付能實現(xiàn)超低功耗、超高性能芯片的設(shè)計方案。 ????在16納米及以下工藝技術(shù)下設(shè)計開發(fā)系統(tǒng)級芯片設(shè)計（SoC），只有FinFET 技術(shù)才具備功率、性能和面積上（PPA）的獨特優(yōu)勢。與平面FE
  • 關(guān)鍵字： Cadence  設(shè)計  EDA  

ARM攜Cadence開發(fā)Cortex-A57 64位處理器

  • ARM (LSE:ARM; Nasdaq: ARMH) 和Cadence (NASDAQ: CDNS) 日前宣布合作細(xì)節(jié)，揭示其共同開發(fā)首款基于臺積電16納米FinFET制程的ARM?Cortex?-A57處理器，實現(xiàn)對16納米性能和功耗縮小的承諾。 測試芯片是采用完整的Cadence RTL-to-signoff流程、 Cadence Virtuoso 定制設(shè)計平臺、ARM Artisan?標(biāo)準(zhǔn)單元庫和臺積電的存儲器的宏。
  • 關(guān)鍵字： ARM  Cadence  處理器  Cortex-A57  

電路設(shè)計模塊化與設(shè)計重利用

  • 摘要：本文主要介紹了在Cadence Board Design System上實現(xiàn)電路設(shè)計模塊化與設(shè)計重利用的設(shè)計方法。
    關(guān)鍵詞：Cadence Concept—HDL；原理圖；子電路；模塊化；層次化

    隨著電路設(shè)計復(fù)雜程度的增加，設(shè)計
  • 關(guān)鍵字： Cadence Concept&mdash  HDL  原理圖  子電路  模塊化  層次化  

Cadence宣布收購Tensilica

  • 　　Tensilica公司的數(shù)據(jù)平面處理單元(DPUs)與Cadence公司的設(shè)計IP相結(jié)合，將為移動無線、網(wǎng)絡(luò)基礎(chǔ)設(shè)施、汽車信息娛樂和家庭應(yīng)用等各方面提供更優(yōu)化的IP解決方案。 　　作為業(yè)界標(biāo)準(zhǔn)處理器架構(gòu)的補充，Tensilica公司的IP提供了應(yīng)用優(yōu)化的子系統(tǒng)，以提高產(chǎn)品的辨識度和更快地進(jìn)入市場。 　　全球持有Tensilica公司IP授權(quán)許可的公司超過200個，包括系統(tǒng)OEM制造商及世界前10大半導(dǎo)體公司中的7家。Tensilica的IP核在全球的總出貨量已超過20億枚。 　　2013年3月1
  • 關(guān)鍵字： Cadence  IP  

Cadence宣布收購Tensilica

  • ?　　· Tensilica公司的數(shù)據(jù)平面處理單元(DPUs)與Cadence公司的設(shè)計IP相結(jié)合，將為移動無線、網(wǎng)絡(luò)基礎(chǔ)設(shè)施、汽車信息娛樂和家庭應(yīng)用等各方面提供更優(yōu)化的IP解決方案。 　　· 作為業(yè)界標(biāo)準(zhǔn)處理器架構(gòu)的補充，Tensilica公司的IP提供了應(yīng)用優(yōu)化的子系統(tǒng)，以提高產(chǎn)品的辨識度和更快地進(jìn)入市場。 　　· 全球持有Tensilica公司IP授權(quán)許可的公司超過200個，包括系統(tǒng)OEM制造商及世界前10大半導(dǎo)體公司中的7家。Tensilic
  • 關(guān)鍵字： Cadence  Tensilica  嵌入式  
共358條 12/24 |‹ « 10 11 12 13 14 15 16 17 18 19 » ›|
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473