首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> asic-to-fpga

asic-to-fpga 文章 最新資訊

基于FPGA的嵌入式以太網與Matlab通信系統(tǒng)設計

基于FPGA的多DSP紅外實時圖像處理系統(tǒng)

  • 多處理器系統(tǒng)已廣泛應用于高速信號處理領域，為提高系統(tǒng)性能，更好地發(fā)揮多處理器優(yōu)勢，介紹采用基于FPGA的多DSF架構。利用FPGA作為數據調度核心，將處理器從繁雜的數據通信工作中解放出來，充分發(fā)揮了多處理器的并行工作能力，增強了系統(tǒng)的重構和拓展性。該系統(tǒng)已應用于工程實踐中，以一塊高密度電路板實現(xiàn)了從數據采集到圖像校正、圖像處理，以及圖像顯示的整個流程，能夠滿足對處理時間要求較高、較為復雜的圖像處理算法的要求。
  • 關鍵字： FPGA  DSP  紅外  處理系統(tǒng)    

基于多相濾波的數字接收機的FPGA實現(xiàn)

  • 摘要：給出了一種基于多相濾波的數字信道化接收機的實現(xiàn)方法，系統(tǒng)的處理帶寬為875 MHz，解決了高速ADC與FPGA處理速度之間的矛盾。為了克服信道化接收機的接收盲區(qū)，采用信道重疊的方法，連續(xù)覆蓋瞬時帶寬。在信道化
  • 關鍵字： FPGA  多相濾波  數字接收機    

賽靈思收購美國AutoESL設計科技A

  • 　　全球可編程平臺領導廠商賽靈思公司(Xilinx, Inc)宣布收購高層綜合技術領先公司美國AutoESL設計科技有限公司。 　　通過增加高層綜合技術，賽靈思進一步擴展了其技術基礎和產品組合，使得公司能夠把可編程平臺的優(yōu)勢帶給更廣泛的企業(yè)用戶群體，即那些習慣用 C、C++ 和 System C 語言進行高層抽象設計的系統(tǒng)架構師和硬件設計人員。同時，這也將使得賽靈思可以滿足客戶對工具日益提高的需求，支持電子系統(tǒng)級 (ESL) 設計方法，滿足當今現(xiàn)場可編程門陣列 (FPGA) 領域復雜的設計需求?！　?/li>
  • 關鍵字： 賽靈思  FPGA  

基于FPGA的智能營區(qū)防沖擊系統(tǒng)設計

  • 摘要：為提高安防措施，延緩不法分子動作，確保營區(qū)安全，提出一種營區(qū)智能防沖擊系統(tǒng)解決方案。該方案以移動物體的外形形狀、車牌信息、車輛速度為輸入特征，采用虛擬線圈感應、車牌識別、車輛測速、系統(tǒng)控制等方法
  • 關鍵字： FPGA  系統(tǒng)設計    

基于FPGA和NiosII的逆變焊接電源控制器

  • 摘要：設計了基于FPGA和NioslI軟核的全數字逆變焊接電源控制器，采用變參數PID和改進的I-I型雙閉環(huán)電流-弧長控制策略，并應用于數字化MIG焊接電源系統(tǒng)中。介紹了該電源控制器各模塊的功能及設計方案，分析了MIG焊接電
  • 關鍵字： NiosII  FPGA  逆變焊接  電源控制器    

基于PCI接口芯片外擴FIFO的FPGA實現(xiàn)

基于FPGA的MIII總線與RS422通信協(xié)議轉換板的設計

FPGA設計工具淺談

FPGA硬件電路的調試

FIR濾波器的FPGA實現(xiàn)方法

  • 為了給實際應用中選擇合適FIR濾波器的FPGA實現(xiàn)結構提供參考，首先從FIR數字濾波器的基本原理出發(fā)，分析了FIR濾波器的結構特點，然后分別介紹了基于FPGA的FIR濾波器的串行、并行、轉置型、FFT型和分布式結構型的實現(xiàn)方法，對于各種實現(xiàn)的結構做了分析、比較以及優(yōu)化處理，特別是對基于FFT的FIR濾波器與傳統(tǒng)卷積結構進行了精確的數值計算比較，最后得出滿足于低階或高階的各種FIR濾波器實現(xiàn)結構的適用范圍及其優(yōu)缺點，并針對實際工程應用提出了下一步需解決的問題。
  • 關鍵字： FPGA  FIR  濾波器  實現(xiàn)方法    

基于FPGA的24×24位低功耗乘法器的設計

  • 通過對現(xiàn)有編碼算法的改進，提出一種新的編碼算法，它降低功耗的方法是通過減少部分積的數量來實現(xiàn)的。因為乘法器的運算主要是部分積的相加，因此，減少部分積的數量可以降低乘法器中加法器的數量，從而實現(xiàn)功耗的減低。在部分積的累加過程中．又對用到的傳統(tǒng)全加器和半加器進行了必要的改進，避免了CMOS輸入信號不必要的翻轉，從而降低了乘法器的動態(tài)功耗。通過在Altera公司的FPGA芯片EP2CTOF896C中進行功耗測試，給出了測試結果，并與現(xiàn)有的兩種編碼算法進行了比較。功耗分別降低3．5％和8．4％。
  • 關鍵字： FPGA  24位  低功耗  乘法器    

基于FPGA的多時鐘片上網絡設計

  • 本文介紹了一個基于FPGA 的高效率多時鐘的虛擬直通路由器，通過優(yōu)化中央仲裁器和交叉點矩陣，以爭取較小面積和更高的性能。同時，擴展路由器運作在獨立頻率的多時鐘NoC 架構中，并在一個3×3Mesh 的架構下實驗，分析其性能特點，比較得出多時鐘片上網絡具有更高的性能。
  • 關鍵字： FPGA  多時鐘  片上網絡    

基于DSP Builder數字信號處理器的FPGA設計

  • 針對使用硬件描述語言進行設計存在的問題，提出一種基于FPGA并采用DSP BuildIer作為設計工具的數字信號處理器設計方法。并按照Matlab／Simulink／DSP Builder／QuartusⅡ設計流程，設計了一個12階FIR低通數字濾波器，通過Quaxtus時序仿真及嵌入式邏輯分析儀signalTapⅡ硬件測試對設計進行了驗證。結果表明，所設計的FIR濾波器功能正確，性能良好。
  • 關鍵字： Builder  FPGA  DSP  數字信號處理器    

采用MAX II器件實現(xiàn)FPGA設計安全解決方案

  • 　本文提供的解決方案可防止FPGA設計被拷貝，即使配置比特流被捕獲，也可以保證FPGA設計的安全性。通過在握手令牌由MAX II器件傳送給FPGA之前，禁止用戶設計功能來實現(xiàn)這種安全性。選用MAX II器件來產生握手令牌，這是因為該器件具有非易失性，關電時可保持配置數據。而且，對于這種應用，MAX II器件是最具成本效益的CPLD。本文還介紹了采用這種方案的一個參考設計。
  • 關鍵字： FPGA  MAX  器件  方案    
共6814條 298/455 |‹ « 296 297 298 299 300 301 302 303 304 305 » ›|

asic-to-fpga介紹

您好，目前還沒有人創(chuàng)建詞條asic-to-fpga!
歡迎您創(chuàng)建該詞條，闡述對asic-to-fpga的理解，并與今后在此搜索asic-to-fpga的朋友們分享。    創(chuàng)建詞條

熱門主題

ASIC-to-FPGA    樹莓派    linux   
關于我們 - 廣告服務 - 企業(yè)會員服務 - 網站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網安備11010802012473