首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁 >> 主題列表 >> hyperlynx

基于HyperLynx的數(shù)字電路設(shè)計(jì)綜合仿真方法

  • 針對數(shù)字電路系統(tǒng)設(shè)計(jì)中存在的信號完整性、散熱、電磁兼容性(EMC)等問題,結(jié)合HyperLynx仿真軟件提出了一種綜合仿真方法。通過雷達(dá)信號處理機(jī)的設(shè)計(jì)實(shí)例,詳細(xì)描述了HyperLynx各仿真模塊的功能和特點(diǎn),為數(shù)字電路系統(tǒng)設(shè)計(jì)與仿真提供了重要參考。
  • 關(guān)鍵字: 綜合仿真  HyperLynx  信號完整性  

采用HyperLynx解決高速采集板中阻抗匹配的問題

  • 本次設(shè)計(jì)中高速數(shù)據(jù)采集板的技術(shù)指標(biāo)如下:a)垂直分辨率12bit;b)雙通道同時(shí)工作交替采樣,單通道采樣率為500MSPS;c)有效分辨率位數(shù)大于等于10bits;d)信噪比SNR>62dB。該采集板系統(tǒng)的主要器件有ADC芯片,時(shí)鐘芯片和通
  • 關(guān)鍵字: HyperLynx  高速采集板  阻抗匹配    

應(yīng)用HyperLynx解決高速采集板中阻抗匹配的問題

  • 本次設(shè)計(jì)中高速數(shù)據(jù)采集板的技術(shù)指標(biāo)如下:a)垂直分辨率12bit;b)雙通道同時(shí)工作交替采樣,單通道采樣率為500MSPS;c)有效分辨率位數(shù)大于等于10bits;d)信噪比SNR>62dB。該采集板系統(tǒng)的主要器件有ADC芯片,時(shí)鐘芯片和通
  • 關(guān)鍵字: HyperLynx  高速采集板  阻抗匹配    

基于HyperLynx的FPGA系統(tǒng)信號完整性仿真分析

  • 摘要:針對目前高速電路發(fā)展帶來的信號完整性問題,在分析信號完整性要求的基礎(chǔ)上,借助HyperLynx仿真軟件,通過器件IBIS模型,對基于EP2C8和TMS320F2812組成的系統(tǒng)進(jìn)行信號完整性分析和仿真?;诜瓷湓韥斫榻B減少
  • 關(guān)鍵字: HyperLynx  FPGA  系統(tǒng)  仿真分析    

基于Hyperlynx的DDR2嵌入式系統(tǒng)設(shè)計(jì)與仿真

  • 基于Hyperlynx的DDR2嵌入式系統(tǒng)設(shè)計(jì)與仿真, 摘 要: 介紹了DDR2嵌入式系統(tǒng)的仿真模型以及Hyperlyxn仿真工具,并基于Hyperlyxn仿真工具對IBIS模型進(jìn)行仿真分析,給出了一個(gè)具體的DDR2嵌入式系統(tǒng)的設(shè)計(jì)過程和方法?! ‖F(xiàn)代電子設(shè)計(jì)和芯片制造技術(shù)正在飛速發(fā)展
  • 關(guān)鍵字: 設(shè)計(jì)  仿真  系統(tǒng)  嵌入式  Hyperlynx  DDR2  基于  

基于HyperLynx的高速PECL交流耦合時(shí)鐘

  • 隨著電子技術(shù)的不斷發(fā)展,數(shù)據(jù)的傳輸速度越來越快,高速時(shí)鐘的應(yīng)用日益廣泛,如何保證時(shí)鐘在高速跳變過程中的信號完整性、抖動(dòng)、功耗等問題,已逐漸成為關(guān)注的問題。傳統(tǒng)的時(shí)鐘設(shè)計(jì)方法大多依靠經(jīng)驗(yàn)和理論計(jì)算,但是隨著時(shí)鐘頻率越來越高,時(shí)鐘的電磁環(huán)境日趨復(fù)雜,時(shí)鐘的傳輸線效應(yīng)、過沖/欠沖、反射、振鈴效應(yīng)、趨膚效應(yīng)都成為影響時(shí)鐘設(shè)計(jì)的關(guān)鍵因素,只有使用現(xiàn)代科技手段,利用計(jì)算機(jī)的強(qiáng)大計(jì)算能力進(jìn)行仿真才能夠保證時(shí)鐘電路設(shè)計(jì)成功。 HyperLynx是Mentor(Graphics開發(fā)的一款板級信號完整性的仿真工具。它可以進(jìn)行
  • 關(guān)鍵字: HyperLynx  PECL  交流耦合  時(shí)鐘    

高速數(shù)字電路的設(shè)計(jì)與仿真

  • 摘要:介紹了專用于高速數(shù)字電路的仿真工具Hyperlynx,并使用它對高速數(shù)字電路中的阻抗匹配、傳輸線長度與串?dāng)_問題進(jìn)行布線前的模型建立和仿真,通過仿真結(jié)果分析給出了相應(yīng)解決辦法,尤其在傳輸線長度上提供了LVDS電路的解決辦法。通過軟件平臺對電路參數(shù)的設(shè)置進(jìn)行比較與分析,給出了高速數(shù)字電路設(shè)計(jì)的指導(dǎo)性結(jié)論。 關(guān)鍵詞:信號完整性;高速電路;PCB;Hyperlynx,IBIS     高速數(shù)字系統(tǒng)設(shè)計(jì)成功的關(guān)鍵在于保持信號的完整,而影響信號完整性(即信號質(zhì)量)的因素主
  • 關(guān)鍵字: 設(shè)計(jì)  仿真  Hyperlynx  信號完整性  高速電路  PCB  IC電路板測試  PCB  
共7條 1/1 1
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473