首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> (pll

用于以太網(wǎng)物理層時鐘同步PLL的VCO設計

  • 摘要：研究了一種基于以太網(wǎng)物理層時鐘同步的高帶寬低噪聲壓控振蕩器(VCO)，該VCO采用交叉耦合的電流饑餓型環(huán)形振蕩器，通過級聯(lián)11級環(huán)路電路和改善其控制電壓變換電路，優(yōu)化了VCO的輸出頻率范圍以及降低了輸出時鐘的
  • 關鍵字： PLL  VCO  設計  同步  時鐘  以太網(wǎng)  物理  用于  

PLL陷波濾波器用于阻攔不需要的頻率

  • 經(jīng)常有要阻擋某些頻率信號的情況，其中最常見的是50Hz或60Hz的電力線工頻。圖1中的PLL陷波濾波器可以用于阻攔不需要的頻率。IC1 LM567C是一只音調解碼器。C1、R1A和R1B等元件決定了IC1探測的頻率F：F=1/[C1(R1A
  • 關鍵字： 需要  頻率  阻攔  用于  濾波器  PLL  

AD9779A的寄存器配置及PLL頻帶優(yōu)化

  • 隨著科學技術的發(fā)展，通信、測量等各個領域對信號源的要求越來越高，高速任意波形發(fā)生器成為市場的熱點。高速DAC作為任意波形發(fā)生器的關鍵部分，其性能對高速信號有著極大的影響。AD9779A是目前國內能買到的性能較
  • 關鍵字： 頻帶  優(yōu)化  PLL  配置  寄存器  AD9779A  

一種基于PLL的測試測量時鐘恢復方案

  • 不管是放到測試設置中，還是作為被測設備的一部分，時鐘恢復都在進行準確的測試測量時發(fā)揮著重要作用。由于...
  • 關鍵字： PLL  時鐘恢復  測試測量  

基于PLL技術的合成頻率源設計

  • 1 引言　　頻率源是現(xiàn)代射頻和微波電子系統(tǒng)的心臟,其性能直接影響整個電子系統(tǒng)的功能，成為非常重要的部件。　　頻率源分為二大類：自激振蕩源和合成頻率源。常見的自激振蕩源有晶體振蕩器、腔體振蕩器、介質振蕩器、
  • 關鍵字： PLL  合成  頻率源    

PLL-VCO設計及制作第二部分

  • VCO電路的設計VCO電路為使用上章的備注欄所介紹的庫拉普振蕩電路。將線圈與電容組合，使達到設計規(guī)格的40M~60 ...
  • 關鍵字： PLL-VCO  

PLL-VCO設計及制作第一部分

  • 在此說明以晶體振蕩器做為基準振蕩器，將其與VCO以及PLL電路組合成為信號產生器的情形也被稱為頻率合成器。此 ...
  • 關鍵字： PLL-VCO  

基于PLL的測試測量時鐘恢復方案

  • 　不管是放到測試設置中，還是作為被測設備的一部分，時鐘恢復都在進行準確的測試測量時發(fā)揮著重要作用。由于大多數(shù)千兆位通信系統(tǒng)都是同步系統(tǒng)，因此系統(tǒng)內部的數(shù)據(jù)都使用公共時鐘定時。不管是沿著幾英寸的電路板傳
  • 關鍵字： PLL  測試測量  時鐘恢復  方案    

基于壓控振蕩器（VCO）的高性能鎖相環(huán)（PLL）設計

  • 簡介
    “鎖相環(huán)”(PLL)是現(xiàn)代通信系統(tǒng)的基本構建模塊。PLL通常用在無線電接收機或發(fā)射機中，主要提供“本振”(LO)功能；也可用于時鐘信號分配和降噪，而且越來越多地用作高采樣速率模數(shù)(A/D)轉換
  • 關鍵字： VCO  PLL  壓控振蕩器  性能    

基于異步FIFO和PLL的雷達數(shù)據(jù)采集系統(tǒng)

  • 1引言隨著雷達系統(tǒng)中數(shù)字處理技術的飛速發(fā)展，需要對雷達回波信號進行高速數(shù)據(jù)采集。在嵌入式條件...
  • 關鍵字： 異步FIFO  PLL  雷達數(shù)據(jù)采集  

基于DDS+PLL實現(xiàn)跳頻信號源的設計方法

  • 　　航空通信設備包括短波通信、超短波通信設備，短波、超短波通信設備又分為常規(guī)通信方式和跳頻通信方式，跳頻通信因具有抗干擾性強、抗偵測能力好、頻譜利用率高和易于實現(xiàn)碼分多址等優(yōu)點被稱為無線電通信的ldquo
  • 關鍵字： 設計  方法  信號源  實現(xiàn)  DDS  PLL  基于  

航空系統(tǒng)跳頻信號源的方案

  • 電子產品世界,為電子工程師提供全面的電子產品信息和行業(yè)解決方案,是電子工程師的技術中心和交流中心,是電子產品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡家園
  • 關鍵字： 跳頻通信  信號源  DDS+PLL  鎖相環(huán)  

基于CSMC工藝的零延時緩沖器的PLL設計

  • 　1 引言　　本文在傳統(tǒng)鎖相環(huán)結構的基礎上進行改進，設計了一款用于多路輸出時鐘緩沖器中的鎖相環(huán)，其主 要結構包括分頻器、鑒頻鑒相器(PFD)、電荷泵、環(huán)路濾波器和壓控振蕩器(VCO)。在鑒相器前采用預 分頻結構減小
  • 關鍵字： CSMC  PLL  工藝  零延時    

PLL-VCO設計及制作

  • 在此說明以晶體振蕩器做為基準振蕩器，將其與VCO以及PLL電路組合成為信號產生器的情形也被稱為頻率合成器。
    此一PLL-VCO電路的設計規(guī)格如表l所示。振蕩頻率范圍為40M~60MHz內的10MHz寬。每一頻率階段(step)寬幅為10
  • 關鍵字： PLL-VCO    
共145條 7/10 |‹ « 1 2 3 4 5 6 7 8 9 10 »
關于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473