基于異步FIFO和PLL的雷達(dá)數(shù)據(jù)采集系統(tǒng)

　　1 引言

　　隨著雷達(dá)系統(tǒng)中數(shù)字處理技術(shù)的飛速發(fā)展，需要對(duì)雷達(dá)回波信號(hào)進(jìn)行高速數(shù)據(jù)采集。在嵌入式條件下，要求獲取數(shù)據(jù)的速度越來(lái)越快。精度越來(lái)越高，以致數(shù)據(jù)量及處理速度要求大增。為避免數(shù)據(jù)處理不及時(shí)，發(fā)生數(shù)據(jù)丟失，影響系統(tǒng)可靠性，要進(jìn)一步提高系統(tǒng)實(shí)時(shí)性，必須研究開(kāi)發(fā)高速嵌入式雷達(dá)信號(hào)采集系統(tǒng)。這里結(jié)合高速嵌入式數(shù)據(jù)采集系統(tǒng)，提出一種基于CvcloneⅢ FPGA實(shí)現(xiàn)的異步FIFO和鎖相環(huán)(PLL)結(jié)構(gòu)來(lái)實(shí)現(xiàn)高速緩存，該結(jié)構(gòu)可成倍提高數(shù)據(jù)流通速率，增加數(shù)據(jù)采集系統(tǒng)的實(shí)時(shí)性。采用FPGA設(shè)計(jì)高速緩存，能針對(duì)外部硬件系統(tǒng)的改變，通過(guò)修改片內(nèi)程序以應(yīng)用于不同的硬件環(huán)境。由于FPGA可重配置，可通過(guò)對(duì)其編程修改其電路功能，方便后續(xù)的系統(tǒng)升級(jí)。

　　2 高速雷達(dá)數(shù)據(jù)采集系統(tǒng)結(jié)構(gòu)

　　圖1為高速雷達(dá)數(shù)據(jù)采集系統(tǒng)結(jié)構(gòu)框。

　　通過(guò)下變頻將接收的射頻信號(hào)變換為適合A/D采樣的中頻信號(hào)。再經(jīng)A/D轉(zhuǎn)換器轉(zhuǎn)換為數(shù)字信號(hào)，然后FPGA中異步FIFO構(gòu)成的高速緩存將中頻采樣數(shù)據(jù)變換為與存儲(chǔ)器寫時(shí)間相匹配的低速數(shù)據(jù)并存儲(chǔ)到RAM中。DSP及其他數(shù)據(jù)處理器通過(guò)與RAM或FIFO間進(jìn)行數(shù)據(jù)傳遞，分析處理雷達(dá)回波信號(hào)，就可獲取信號(hào)的特征和特征參數(shù)。如果DSP不通過(guò)緩存而直接與A/D相連，在采樣過(guò)程中，若A/D連續(xù)采樣數(shù)據(jù)，DSP一直處于連續(xù)的間隔讀數(shù)狀態(tài)，這將占用DSP大部分處理時(shí)間，導(dǎo)致DSP不能進(jìn)行其他工作。也可能出現(xiàn)上一次的數(shù)據(jù)還沒(méi)被DSP處理完，下一次采集過(guò)程就開(kāi)始的情況。如果選取更高速的A/D轉(zhuǎn)換器，甚至?xí)l(fā)生數(shù)據(jù)丟失，破壞系統(tǒng)的可靠性。同時(shí)由于DSP不直接與A/D轉(zhuǎn)換器相連，所以A/D轉(zhuǎn)換器的升級(jí)或替代都不會(huì)影響原來(lái)的數(shù)據(jù)采集系統(tǒng)，且使用高速緩存后數(shù)據(jù)采集速率可達(dá)所采用的A/D轉(zhuǎn)換器輸出的最高速率，能充分發(fā)揮DSP算法處理功能強(qiáng)大、速度高的優(yōu)勢(shì)。而采用CycloneⅢFPGA設(shè)計(jì)高速緩存，設(shè)計(jì)靈活、通用性強(qiáng)。整個(gè)系統(tǒng)具有實(shí)時(shí)性高、體積小、開(kāi)發(fā)周期短、易于維護(hù)和擴(kuò)展、適于實(shí)時(shí)信號(hào)處理等多個(gè)優(yōu)點(diǎn)。高速雷達(dá)數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)主要包括高速A/D轉(zhuǎn)換電路、讀寫控制邏輯電路、由雙時(shí)鐘FIFO構(gòu)成的高速緩存電路、鎖相環(huán)、外部有源品振等，盡量選用高速器件以提高數(shù)據(jù)采集系統(tǒng)的瞬時(shí)帶寬和存儲(chǔ)深度。

　　高速A/D轉(zhuǎn)換器采用MAX101A，其最高采樣速率可達(dá)到500 Ms/s，采樣精度為8 bit，該器件屬于直接轉(zhuǎn)換式模數(shù)轉(zhuǎn)換器即Flash A/D轉(zhuǎn)換器，其特點(diǎn)是速度快，內(nèi)置1.2 GHz帶寬的采樣保持放大器，特有的量化設(shè)計(jì)使其具有較好的動(dòng)態(tài)特性。如果采集系統(tǒng)需更高的采樣速率，可使用多片A/D交替采樣。FPGA采用EP3C120，EP3C120利用65 nm低功耗工藝，不但實(shí)現(xiàn)低功耗，還具有豐富的邏輯(120 KB邏輯單元)、存儲(chǔ)器(高達(dá)4 Mbit)，及數(shù)字信號(hào)處理資源(288個(gè)DSP乘法器)。EP3C120的低功耗特性和其大容量的存儲(chǔ)器使其非常適合嵌入式高速雷達(dá)數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)。采用異步FIFO構(gòu)成的高速緩存即是使用FPGA巾高達(dá)4 Mbit容量的存儲(chǔ)器。由于該器件具有乘法器，可輔助DSP器件完成一些計(jì)算密集型的算法。

　　由于一般采用品振作為時(shí)鐘源，通過(guò)上下變頻得到各個(gè)單元需要的時(shí)鐘，但這又提高了系統(tǒng)的復(fù)雜度。這里采用CycloneⅢ系列FPGA可方便地解決此問(wèn)題.EP3C120內(nèi)部集成有4個(gè)PLL單元，各個(gè)PLL可為不同模塊提供不同的時(shí)鐘，只需為系統(tǒng)提供一個(gè)高穩(wěn)定的晶振，通過(guò)PLL單元進(jìn)行時(shí)鐘上下變頻即可。