首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> (pll

一種基于PLL的P波段可控頻率源

  • 摘要：介紹了一種P波段可控頻率源的設計方案和相關理論，采用PLL即鎖相技術實現(xiàn)P波段的頻率產生，具有相位噪聲低，雜散低的特點。利用單片機作為數(shù)據(jù)處理核心對鎖相環(huán)的鑒相器進行置數(shù)和控制，實現(xiàn)了480~540MHz、步進為1MHz的可控頻率輸出。
  • 關鍵字： P波段  可控頻率源  PLL  鑒相器  單片機  201309  

Mouser備貨Analog Devices公司最高頻率PLL

  • Mouser Electronics備貨由Analog Devices推出的業(yè)界最高頻率PLL合成器。 ADI ADF41020微波PLL合成器旨在改善下一代無線電設計的性能，同時大幅減少元件數(shù)量并降低系統(tǒng)成本。
  • 關鍵字： ADI  Mouser  ADF41020  PLL  

基于高電壓電荷泵的PLL頻率合成器設計

  • 鎖相環(huán)（PLL）頻率合成器中的電荷泵電壓用于控制VCO的振蕩頻率。大多數(shù)PLL的電荷泵電壓一般為5V或6V,因而電荷泵電壓可控的VCO頻率調諧范圍和調諧精度都是有限的。ADI公司推出帶高電壓電荷泵的PLL頻率合成器ADF4113HV
  • 關鍵字： 合成器  設計  頻率  PLL  電壓  電荷  基于  

與石英晶體振蕩器等效的頻率穩(wěn)定的1~399KHZ PLL合

  • 與石英晶體振蕩器等效的頻率穩(wěn)定的1~399KHZ PLL合成振蕩電路電路的功能如果要求振蕩頻率準確、穩(wěn)定度好， ...
  • 關鍵字： 石英晶體  振蕩器  頻率穩(wěn)定  PLL  

基于PLL的時鐘恢復設計方案

  • 不管是放到測試設置中，還是作為被測設備的一部分，時鐘恢復都在進行準確的測試測量時發(fā)揮著重要作用。由于大多數(shù)千兆位通信系統(tǒng)都是同步系統(tǒng)，因此系統(tǒng)內部的數(shù)據(jù)都使用公共時鐘定時。不管是沿著幾英寸的電路板傳送
  • 關鍵字： PLL  時鐘恢復  設計方案    

良好電源設計有利于提升鎖相環(huán)性能

  • 摘要：鎖相環(huán)是現(xiàn)代通信系統(tǒng)的基本構建模塊，而電源噪聲越來越影響鎖相環(huán)性能。本文通過列舉多種電源管理電路設計的新方法，解析不同的設計對鎖相環(huán)性能產生的影響。
  • 關鍵字： VCO  PLL  201209  

頻譜分析儀的一些特別的用法總結

一種X波段頻率合成器的設計方案

  • 在非相參雷達測試系統(tǒng)中，頻率合成技術是其中的關鍵技術之一，它要求在一個很寬的頻率范圍內以快捷的速度，提供大...
  • 關鍵字： PLL  低相位噪聲  環(huán)路濾波器  

PLL時鐘發(fā)生器XC25BS7簡介

  • XC25BS7系列是內置分頻,倍頻電路,在整個頻率范圍內保持低消耗電流,具有超小型封裝的PLL時鐘發(fā)生器IC。輸...
  • 關鍵字： PLL  時鐘發(fā)生器  XC25BS7  

采用CSMC工藝的零延時緩沖器的PLL設計

  • 1 引言　　本文在傳統(tǒng)鎖相環(huán)結構的基礎上進行改進，設計了一款用于多路輸出時鐘緩沖器中的鎖相環(huán)，其主 要結構包括分頻器、鑒頻鑒相器(PFD)、電荷泵、環(huán)路濾波器和壓控振蕩器(VCO)。在鑒相器前采用預 分頻結構減小時
  • 關鍵字： CSMC  PLL  工藝  零延時    

ADI推出業(yè)界性能最高的PLL頻率合成器

  • 　　新款ADF4159上的鑒頻鑒相器最高工作頻率可達110MHz，功耗低于100mW;內置高分辨率25位小數(shù)N分頻模數(shù)和片內FMCW斜坡發(fā)生功能 　　全球領先的高性能信號處理解決方案供應商ADI最近推出業(yè)界性能最高的ADF415913GHzPLL頻率合成器。ADF4159實現(xiàn)了突破性的110MHz鑒頻鑒相器工作頻率，同時功耗低于100mW，僅為競爭解決方案的五分之一。此外，ADF4159包含25位固定模數(shù)和產生高線性斜坡曲線的片內功能，使其非常適合頻率調制連續(xù)波(FMCW)雷達應用，包括汽車雷達系統(tǒng)、微
  • 關鍵字： ADI  頻率合成器  PLL  

用三只IC建立一個數(shù)字PLL

  • 本設計思想中的簡單電路給出了一個傳統(tǒng)模擬鎖相環(huán)的基礎特性，但電路中除了基準振蕩器以外，沒有其它的模擬元件。雖然其它可用的數(shù)字PLL，包括那些采用加/減計數(shù)器的數(shù)字PLL，但本文這個更簡單也更靈活。此電路最早在
  • 關鍵字： PLL  數(shù)字    

基于DDS+PLL的跳頻信號源的設計

  • 航空通信設備包括短波通信、超短波通信設備，短波、超短波通信設備又分為常規(guī)通信方式和跳頻通信方式，跳頻通信因具有抗干擾性強、抗偵測能力好、頻譜利用率高和易于實現(xiàn)碼分多址等優(yōu)點被稱為無線電通信的“殺手
  • 關鍵字： 設計  信號源  PLL  DDS  基于  

基于DSP內嵌PLL中的CMOS壓控環(huán)形振蕩器設計

  • 電子產品世界,為電子工程師提供全面的電子產品信息和行業(yè)解決方案,是電子工程師的技術中心和交流中心,是電子產品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡家園
  • 關鍵字： PLL  DSP  CMOS  環(huán)形振蕩器  

PLL電路設計原理

  • 在通信機等所使用的振蕩電路，其所要求的頻率范圍要廣，且頻率的穩(wěn)定度要高。

    無論多好的LC振蕩電路，其頻率的穩(wěn)定度，都無法與晶體振蕩電路比較。但是，晶體振蕩器除了可以使用數(shù)字電路分頻以外，其頻率幾乎無法
  • 關鍵字： PLL  電路設計  原理    
共145條 5/10 |‹ « 1 2 3 4 5 6 7 8 9 10 »
關于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473