fpga 文章進(jìn)入 fpga技術(shù)社區(qū)

一種新型數(shù)字溫度測(cè)量電路的設(shè)計(jì)及實(shí)現(xiàn)

摘　要：提出一種內(nèi)嵌時(shí)鐘功能的溫度測(cè)量電路的設(shè)計(jì)方案。測(cè)溫電路利用溫度傳感器監(jiān)測(cè)外界溫度的變化,通過振蕩器將溫度傳感器的阻值變化轉(zhuǎn)換為頻率信號(hào)的變化,實(shí)現(xiàn)模擬信號(hào)到數(shù)字信號(hào)的轉(zhuǎn)換,然后利用數(shù)字信號(hào)處理方法計(jì)算得出溫度值,實(shí)現(xiàn)溫度的測(cè)量。關(guān)鍵詞：溫度傳感器振蕩器 FPGA 用傳統(tǒng)的水銀或酒精溫度計(jì)來測(cè)量溫度,不僅測(cè)量時(shí)間長、讀數(shù)不方便、而且功能單一,已經(jīng)不能滿足人們?cè)跀?shù)字化時(shí)代的要求。本文提出了一種新型的數(shù)字式溫度測(cè)量電路的設(shè)計(jì)方案,該方案集成了溫度測(cè)量電路和實(shí)時(shí)日歷時(shí)鐘電路。
關(guān)鍵字： FPGA 測(cè)量測(cè)試溫度傳感器振蕩器

基于DSP與雙目CMOS攝像頭的數(shù)字圖像處理系統(tǒng)

摘　要：介紹了基于浮點(diǎn)DSP處理器與雙CMOS攝像頭的數(shù)字圖像采集處理系統(tǒng),探討了系統(tǒng)的基本原理和設(shè)計(jì)方法,并給出了系統(tǒng)的實(shí)現(xiàn)方案。在該系統(tǒng)中,數(shù)據(jù)采集由兩個(gè)相互獨(dú)立的CMOS攝像頭完成,并由DSP進(jìn)行圖像處理,FPGA協(xié)同DSP完成時(shí)序邏輯控制和組合邏輯控制。處理后的圖像可以通過1394接口輸出。該系統(tǒng)主要由FPGA和DSP實(shí)現(xiàn),設(shè)計(jì)靈活,具有很強(qiáng)的重構(gòu)性。關(guān)鍵詞：圖像圖像處理 DSP FPGA IEEE1394 傳統(tǒng)的數(shù)字圖像處理通常
關(guān)鍵字： DSP FPGA IEEE1394 單片機(jī) 嵌入式系統(tǒng) 圖像圖像處理消費(fèi)電子消費(fèi)電子

G.726語音編解碼器在SoPC中的實(shí)現(xiàn)

摘　要：在對(duì)G.726語音編解碼標(biāo)準(zhǔn)分析的基礎(chǔ)上給出了基于FPGA的DSP設(shè)計(jì)流程,利用MATLAB/Simulink、DSP Builder和SOPC Builder工具設(shè)計(jì)了G.726語音編解碼器,通過仿真實(shí)驗(yàn)驗(yàn)證了所設(shè)計(jì)的編解碼器模型的正確性,實(shí)現(xiàn)了編解碼器在SoPC系統(tǒng)中的綜合。關(guān)鍵詞：ADPCM MATLAB/Simulink DSP Builder FPGA SoPC G.726是ITU前身CCITT于1990年在G.721和G.723標(biāo)準(zhǔn)的基礎(chǔ)上提出的關(guān)于把64kbps非線性PCM信號(hào)
關(guān)鍵字： ADPCM Builder DSP FPGA MATLAB/Simulink SoPC 消費(fèi)電子消費(fèi)電子

基于FPGA的IPV6數(shù)據(jù)包的拆裝實(shí)現(xiàn)

基于FPGA的IPV6數(shù)據(jù)包的拆裝實(shí)現(xiàn) 王志遠(yuǎn), 杜詩武, 曲晶(信息工程學(xué)院信息技術(shù)研究所,河南鄭州 450002) 　　摘　要：介紹了一種運(yùn)用FPGA將IPV6數(shù)據(jù)包的包頭和數(shù)據(jù)部分分離并重新封裝的方法。利用該方法,可以使IPV6數(shù)據(jù)包的拆裝處理速度達(dá)到2Gbit/s以上。　　關(guān)鍵詞：FPGA IPV6數(shù)據(jù)包拆裝 FIFO 　　筆者在參與國家“863”重大專題項(xiàng)目“高速密碼芯片及驗(yàn)證平臺(tái)系統(tǒng)”的過程中,遇到了將IPV6數(shù)據(jù)包的包頭和數(shù)據(jù)部分拆開,然后把數(shù)據(jù)部分送密碼芯片進(jìn)行加
關(guān)鍵字： FIFO FPGA IPV6數(shù)據(jù)包拆裝

基于DSP和FPGA的ARINC429機(jī)載總線接口板的硬件設(shè)計(jì)

基于DSP和FPGA的ARINC429機(jī)載總線接口板的硬件設(shè)計(jì) 西安交通大學(xué)電子與信息工程學(xué)院(710049) 種稚萌王亮韓崇昭李峰　　摘　要：介紹了民用飛機(jī)機(jī)載數(shù)據(jù)總線ARINC429的硬件接口板,該接口板采用DSP和FPGA實(shí)現(xiàn)四路ARINC429信號(hào)收發(fā)通道,使整個(gè)系統(tǒng)的處理速度大大提高。　　關(guān)鍵詞：ARINC429總線 DSP FPGA 　　機(jī)載數(shù)據(jù)總線 ARINC429在當(dāng)代的運(yùn)輸機(jī)和相當(dāng)數(shù)量的民航客機(jī) (如A310、A300、A600、B757、B767)中有著廣
關(guān)鍵字： ARINC429總線 DSP FPGA

基于FPGA實(shí)現(xiàn)FIR濾波器的研究

基于FPGA實(shí)現(xiàn)FIR濾波器的研究武漢大學(xué)電氣工程學(xué)院(430072) 郭曉宇潘登楊同中　　摘　要：針對(duì)在FPGA中實(shí)現(xiàn)FIR濾波器的關(guān)鍵——乘法運(yùn)算的高效實(shí)現(xiàn)進(jìn)行了研究,給出了將乘法化為查表的DA算法,并采用這一算法設(shè)計(jì)了FIR濾波器。通過FPGA仿真驗(yàn)證,證明了這一方法是可行和高效的,其實(shí)現(xiàn)的濾波器的性能優(yōu)于用DSP和傳統(tǒng)方法實(shí)現(xiàn)的FIR濾波器。最后介紹了整數(shù)的CSD表示和還處于研究階段的根據(jù)FPGA實(shí)現(xiàn)的要求改進(jìn)的最優(yōu)表示。　　關(guān)鍵詞：FPGA DA FIR濾波器 CSD
關(guān)鍵字： CSD DA FIR濾波器 FPGA

內(nèi)嵌ARM核的FPGA芯片EPXA10及其在圖像驅(qū)動(dòng)和處理方面的應(yīng)用

內(nèi)嵌ARM核的FPGA芯片EPXA10及其在圖像驅(qū)動(dòng)和處理方面的應(yīng)用北京航空航天大學(xué)自動(dòng)化科學(xué)與電氣工程學(xué)院(100083) 尹娜江潔張廣軍　　摘　要：介紹了內(nèi)嵌 ARM核的FPGA芯片EPXA10的主要功能特點(diǎn)、內(nèi)部結(jié)構(gòu)及工作方式，通過其在圖像驅(qū)動(dòng)和處理方面的應(yīng)用，體現(xiàn)了EPXA10邏輯控制實(shí)現(xiàn)簡單、對(duì)大量數(shù)據(jù)做簡單處理速度快以及軟件編程靈活的特點(diǎn)。　　關(guān)鍵詞：ARM FPGA EPXA10 圖像驅(qū)動(dòng) 圖像處理　　隨著亞微米技術(shù)的發(fā)展，F(xiàn)PGA芯片密度不斷增加，并以強(qiáng)大的
關(guān)鍵字： ARM EPXA10 FPGA 圖像處理圖像驅(qū)動(dòng)

高速數(shù)字串行加法器及其應(yīng)用

高速數(shù)字串行加法器及其應(yīng)用深圳南山區(qū)科技園中興通訊IC開發(fā)一部(518057)　鐘信潮上海盛立亞光網(wǎng)絡(luò)系統(tǒng)有限公司　薛小剛深圳南山區(qū)科技園中興通訊3G開發(fā)(518057)　王誠　　摘　要：與傳統(tǒng)加法器相比，數(shù)字串行加法器具有工作頻率高、占用資源少、設(shè)計(jì)靈活等優(yōu)點(diǎn)。介紹了數(shù)字串行加法器的原理，說明了該加法器在FPGA上的實(shí)現(xiàn)要點(diǎn)及其在匹配濾波器設(shè)計(jì)中的應(yīng)用。　　關(guān)鍵詞：加法器　位并行　數(shù)字串行　FPGA　匹配濾波器　　與傳統(tǒng)DSP相比，定制DSP具有速度更高、設(shè)計(jì)靈活、易于更改
關(guān)鍵字： FPGA 加法器匹配濾波器數(shù)字串行位并行

利用Virtex-5 FPGA實(shí)現(xiàn)更高的性能

在FPGA系統(tǒng)設(shè)計(jì)中，要達(dá)到性能最大化需要平衡具有混合性能效率的元器件，包括邏輯構(gòu)造(fabric)、片上存儲(chǔ)器、DSP和I/O帶寬。在本文中，我將向你解釋怎樣能在追求更高系統(tǒng)級(jí)性能的過程中受益于Xilinx® 的Virtex™-5 FPGA構(gòu)建模塊，特別是新的ExpressFabric™技術(shù)。以針對(duì)邏輯和算術(shù)功能的量化預(yù)期性能改進(jìn)為例，我將探究ExpressFabric架構(gòu)的主要功能?；趯?shí)際客戶設(shè)計(jì)的基準(zhǔn)將說明Virtex-5ExpressFabric技術(shù)性能平均比前一
關(guān)鍵字： FPGA Virtex-5 單片機(jī) 嵌入式系統(tǒng)

利用Xilinx Platform Studio工具套件，快速、便捷地生成 BSP

具有嵌入式處理器的平臺(tái) FPGA 為您提供前所未有的靈活性、集成度和高性能。目前，在單個(gè)可編程邏輯設(shè)備中開發(fā)極其復(fù)雜且高度定制化的嵌入式系統(tǒng)已成為可能。隨著芯片性能的不斷增加，如何使設(shè)計(jì)方法始終高效、多產(chǎn)，成為人們面臨的主要挑戰(zhàn)。嵌入式系統(tǒng)開發(fā)的關(guān)鍵活動(dòng)之一是開發(fā)板支持包 (BSP)。利用 BSP，可以使嵌入式軟件應(yīng)用程序成功地初始化，并與連接到處理器的硬件資源進(jìn)行通信。典型的 BSP 組件包括引導(dǎo)代碼、設(shè)備驅(qū)動(dòng)程序代碼和
關(guān)鍵字： FPGA PowerPC 處理器的Virtex 單片機(jī) 嵌入式系統(tǒng)

SYNPLICITY CERTIFY軟件全面支持XILINX VIRTEX-5 FPGA簡化ASIC原型驗(yàn)證過程

　　Synplicity宣布其Certify® ASIC RTL 原型設(shè)計(jì)軟件增強(qiáng)了對(duì) Xilinx Virtex™-5 系列的 65 納米 FPGA 的支持。Certify 軟件是業(yè)界首款支持多個(gè) FPGA 進(jìn)行 ASIC 原型設(shè)計(jì)的產(chǎn)品。Certify 工具將多芯片分組技術(shù)與業(yè)界一流的 FPGA 綜合技術(shù)
關(guān)鍵字： ASIC原型驗(yàn)證 CERTIFY軟件 FPGA SYNPLICITY VIRTEX-5 XILINX 單片機(jī) 嵌入式系統(tǒng)

利用Virtex-5 FPGA實(shí)現(xiàn)更高性能的方法

在FPGA系統(tǒng)設(shè)計(jì)中，要達(dá)到性能最大化需要平衡具有混合性能效率的元器件，包括邏輯構(gòu)造(fabric)、片上存儲(chǔ)器、DSP和I/O帶寬。在本文中，我將向你解釋怎樣能在追求更高系統(tǒng)級(jí)性能的過程中受益于Xilinx? 的Virtex?-5 FPGA構(gòu)建模塊，特別是新的ExpressFabric?技術(shù)。以針對(duì)邏輯和算術(shù)功能的量化預(yù)期性能改進(jìn)為例，我將探究ExpressFabric架構(gòu)的主要功能?；趯?shí)際客戶設(shè)計(jì)的基準(zhǔn)將說明Virtex-5ExpressFabric技術(shù)性能平均比前一代Virtex-4 FPGA要高
關(guān)鍵字： FPGA Virtex-5 單片機(jī) 邏輯構(gòu)造嵌入式系統(tǒng)

可重構(gòu)計(jì)算技術(shù)將漸入民用領(lǐng)域

可重構(gòu)計(jì)算（Reconfigurable Computing）技術(shù)是指在軟件的控制下，利用系統(tǒng)中的可重用資源（如FPGA等可重構(gòu)邏輯器件），根據(jù)應(yīng)用的需要重新構(gòu)造一個(gè)新的計(jì)算平臺(tái)，達(dá)到接近專用硬件設(shè)計(jì)的高性能。它避免了微處理器計(jì)算模式因?yàn)槿≈?、譯碼等步驟導(dǎo)致的性能損失，同時(shí)也消除了專用集成電路（ASIC）計(jì)算模式因?yàn)榍捌谠O(shè)計(jì)制造的復(fù)雜過程帶來的高代價(jià)和不可重用等缺陷。從某種意義上來說，可重構(gòu)計(jì)算技術(shù)并不是什么新技術(shù)，
關(guān)鍵字： FPGA 可重構(gòu)計(jì)算嵌入式

FPGA實(shí)現(xiàn)的FIR算法在汽車動(dòng)態(tài)稱重儀中的應(yīng)用

引言車輛在動(dòng)態(tài)稱重時(shí)，作用在平臺(tái)上的力除真實(shí)軸重外，還有許多因素產(chǎn)生的干擾力，如：車速、車輛自身諧振、路面激勵(lì)、輪胎驅(qū)動(dòng)力等，給動(dòng)態(tài)稱重實(shí)現(xiàn)高精度測(cè)量造成很大困難。若在消除干擾的過程中采用模擬方法濾波，參數(shù)則不能過大，否則將產(chǎn)生過大的延遲導(dǎo)致不能實(shí)現(xiàn)實(shí)時(shí)處理，從而造成濾波后的信號(hào)仍然含有相當(dāng)一部分的噪聲。所以必須采用數(shù)字濾波消除干擾。 FIR濾波的原理及實(shí)現(xiàn) 本文采用FIR數(shù)字濾波，其原理如公式1所示。 Y(n)= (1) 其中h(k)為系統(tǒng)濾波參數(shù)，x(n)為采集的信號(hào)，
關(guān)鍵字： FIR算法 FPGA 動(dòng)態(tài)稱重儀汽車電子汽車電子

低功耗FPGA設(shè)計(jì)技術(shù)

一、前言　　　　隨著系統(tǒng)功率預(yù)算的不斷緊縮，迫切需要新型低功率元器件。對(duì)通信基礎(chǔ)設(shè)施而言，電路板冷卻、機(jī)箱體積小型化以及系統(tǒng)可靠性在系統(tǒng)設(shè)計(jì)中都起著重要的作用。對(duì)e-應(yīng)用，電池壽命、熱耗散和小體積尺寸是主要的設(shè)計(jì)難點(diǎn)。選用智能器件，輔以正確的設(shè)計(jì)技巧增加了符合功率預(yù)算的可能性。盡管可編程邏輯器件（PLD）有很好的性能，然而卻以犧牲功耗為代價(jià)。Actel公司的抗熔斷型FPGA提供低功耗且高性能應(yīng)用的理想解決方案。本文涵蓋Actel eX系列以及SX/SX-A系列器件，詳細(xì)描述了器件的結(jié)構(gòu)特點(diǎn)與設(shè)計(jì)技巧。
關(guān)鍵字： FPGA 低功耗