新聞中心

EEPW首頁(yè) > EDA/PCB > 業(yè)界動(dòng)態(tài) > 未來(lái)推動(dòng)芯片尺寸微縮的五種技術(shù)

未來(lái)推動(dòng)芯片尺寸微縮的五種技術(shù)

作者: 時(shí)間:2009-07-03 來(lái)源:semi 收藏

  IC尺寸微縮仍面臨挑戰(zhàn)。

本文引用地址:http://2s4d.com/article/95909.htm

  為了使芯片微縮,總是利用光刻技術(shù)來(lái)推動(dòng)。然而近期Sematech在一次演講中列舉了可維持的其他一些技術(shù)。

  1. 零低k界面:在目前Intel的45nm設(shè)計(jì)中,采用硅襯底和高k金屬柵。在硅與高k材料之間有低k材料。對(duì)于零低k界面,免去了低k材料,提高驅(qū)動(dòng)電流并減少漏電。這是16nm節(jié)點(diǎn)的一種選擇。

  2. 單金屬柵堆疊:與傳統(tǒng)晶體管相比,高k金屬柵利用了單金屬柵堆疊結(jié)構(gòu),這改善了晶體管性能,且降低了器件功耗。

  3. III-V族材料上柵堆疊:Intel、Sematech等已在討論在未來(lái)設(shè)計(jì)中采用InGaAs/高k界面。這種方法也能改善性能降低功耗。

  4. 量子阱MOSFET:在硅上采用硅鍺結(jié)構(gòu)是改善性能的一種方法。Intel近期展示了一款高速低功耗量子阱場(chǎng)效應(yīng)晶體管。這種P溝道結(jié)構(gòu)將基于40nm InSb材料。

  5. 基于通孔硅技術(shù)的:Sematech近期透露了建立基于通孔硅技術(shù)的300mm 研發(fā)計(jì)劃。



關(guān)鍵詞: 摩爾定律 45納米 3D芯片

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉