基于FPGA設計航空電子系統(tǒng)

　　基于現(xiàn)場可編程門陣列 (FPGA) 核心的實施體現(xiàn)了先進的現(xiàn)代航空電子設計方法。

　　這項技術具有多種優(yōu)勢,如廢棄組件管理、降低設計風險、提高集成度、減小體積、降低功耗和提高故障平均間隔 時間(MTBF)等,吸引著用戶將原來的系統(tǒng)轉(zhuǎn)移到此項技術。MIL-STD-1553 的市場可能隨著這種趨勢而繁榮起來 ;事實上,某些客戶已經(jīng)覺得這項技術的實施有點姍姍來遲。

　　MIL-STD-1553 核心帶來了多種好處,它代表著徹底告別了 ASIC 傳統(tǒng)。FPGA 中加入一項知識產(chǎn)權核心,就獲得了一種與眾不同的特性,而成為一個非常專業(yè)的高級子系統(tǒng)。這為增強 MIL-STD-1553 的設計提供了千載難逢的機會。

　　系統(tǒng)設計面臨的問題

　　由于競爭的壓力和對最佳戰(zhàn)斗性能無止境的追求,軍用航空電子從簡單、獨立的設備發(fā)展到如今以每秒百萬位乃至更快的速度交換信息的高級智能系統(tǒng)網(wǎng)絡。這也帶來了必須克服的許多設計問題（見表1）。

　　在要求高性能的軍用設計中,每項設計都要減少空間、功耗和重量,滿足這些要求至關重要。這項要求直接作用于芯片級別,單一芯片體積減小后對所需板卡的要 求也會降低,從而降低了對封裝外殼、固定元件、冷卻器件甚至是電源的要求。同樣,每多增加一個組件,都會增加一些引發(fā)故障的機會。減少芯片數(shù)量的設計必然 有助于緩解這些問題。

　　廢棄則是像 MIL-STD-1553 設計實施這類長期項目所面臨的另一個問題。每個組件無論其是由世界最大的制造商提供,還是來自于產(chǎn)量較小的專業(yè)供應商,都存在著廢棄的風險。單一來源的組 件不但面臨著被廢棄的風險,還有個長期價格保護的問題,特別是那些從原有項目繼承的設計,這個問題更為明顯。對于已經(jīng)部署的系統(tǒng),由于所涉及的代價過高, 應盡量避免由于廢棄組件而重新對系統(tǒng)進行驗證。

　　當系統(tǒng)架構師指定一種系統(tǒng)設計時,必然會存在架構無法正確實現(xiàn)的某種風險。一個非 常典型的問題是：經(jīng)常在設計過程中或架構確定很久之后（如在集成階段）,才知道需求有所變化。這些變化一般都會增加對架構的要求,并提出一些關于設計的常 見問題,如：設計足夠靈活嗎？能提供充分的處理能力嗎？功能在硬件和軟件之間是否得以有效且高效地進行了區(qū)分？能達到關鍵時間要求嗎？

　　理想狀況下,所選定的架構應功能強大、應用靈活,足以在初始部署階段就將風險降到最低,并且提供了一個允許系統(tǒng)隨著時間發(fā)展的平臺。

　　理想條件下,一個 MIL-STD-1553 設計師可以采用傳統(tǒng)的技術,使用有多個來源的 COTS 組件來解決這些問題。這種由大量市場提供的組件在性價比上有明顯的優(yōu)勢。

　　MIL-STD-1553 簡介

　　請看一下數(shù)據(jù)傳輸路徑,即圖 1 中的 MIL-STD-1553 總線結構。MIL-STD-1553 是一種定義數(shù)據(jù)總線的電子和協(xié)議特點的軍用標準。作為一種在軍用和商用領域廣泛應用超過 25 年之久的總線,并且符合 MIL-STD-1553 標準,它能以1Mbit/s的速率高度精確、極為可靠地傳輸數(shù)據(jù)。

　　根據(jù) MIL-STD-1553 標準的規(guī)定,總線結構由三個不同的硬件組成：

　　● 總線控制器——總線控制器是總線上唯一允許在數(shù)據(jù)總線上發(fā)出命令,并負責引導數(shù)據(jù)總線中數(shù)據(jù)流的硬件設備。如果同時有幾個終端可以實現(xiàn)總線控制器的功能,同一時間內(nèi)只能有一個處于活動狀態(tài)。

　　● 總線監(jiān)視器——總線監(jiān)視器是一個可以監(jiān)控總線上信息交換的終端。它可以用于飛行測試記錄、飛行故障診斷、維護記錄與任務分析,同 時還可作為一個備用總線控制器,它有足夠的信息可以接替總線控制器。然而,總線監(jiān)視器是一個被動的設備,它不能報告所傳輸信息的狀態(tài)。

　　● 遠程終端——每個遠程終端都包括在數(shù)據(jù)總線和子系統(tǒng)間傳輸數(shù)據(jù)所必須的電子器件和支持性中間件。對于 MIL-STD-1553,子系統(tǒng)就是所傳輸數(shù)據(jù)的發(fā)送者和接收者。這些終端不能作為總線控制器或總線監(jiān)視器使用。

　　MIL-STD-1553 系統(tǒng)實施

　　像其它軍用網(wǎng)絡技術一樣,航空電子市場中的 MIL-STD-1553 測試和仿真實施也經(jīng)歷了從龐大的 DEC Unibus 卡到 19 英寸的通過機架安裝的組件,又發(fā)展到用于 VME 和 PCI 系統(tǒng)上的較小、較為集成的多通道背板,現(xiàn)在又出現(xiàn)了更小、集成度更高的 PCMCIA 接口。圖 2 描述了專用的 MIL-STD-1553 ASIC 芯片制造商的實施從離散的協(xié)議和收發(fā)器芯片組精簡到單一的體積小、功耗低的 ASIC 的發(fā)展過程。

　　過去,典型的 MIL-STD-1553 系統(tǒng)一般都由多個COTS組件構成,MIL-STD-1553 I/O通常由單一來源的帶有內(nèi)部處理功能的 ASIC 提供,這種內(nèi)部處理可提供消息處理與緩沖以及對 MIL-STD-1553 比特流進行編解碼等。ASIC 中可能含有也可能沒有向 MIL-STD-1553 總線提供物理接口的收發(fā)器組件。每個 ASIC 為一個雙冗余 MIL-STD-1553 通道提供此功能,所以支持多個 MIL-STD-1553 通道的系統(tǒng)就需要多個 ASIC 和收發(fā)器。與每個 MIL-STD-1553 總線的連接是通過板載變壓器實現(xiàn)的。最后,由一個或幾個可編程的 FPGA 設備將 MIL-STD-1553 ASIC 連接到主系統(tǒng),并提供更多的系統(tǒng)功能,如其它 I/O、存儲器訪問 和處理器接口等。