可編程系統(tǒng)級(jí)芯片使設(shè)計(jì)靈活性最大化

可編程系統(tǒng)級(jí)芯片使設(shè)計(jì)靈活性最大化

近幾年來(lái)，有關(guān)系統(tǒng)級(jí)芯片（SOC）原理的討論一直在持續(xù)著。雖然這些器件已經(jīng)向世人展現(xiàn)了它們所具有的通過整合的方法來(lái)大幅度地縮減設(shè)計(jì)方案物理尺寸的能力，但許多設(shè)計(jì)師卻對(duì)其總體靈活性稍感不滿。
　　在某個(gè)特定的設(shè)計(jì)中，往往需要一種特殊的或“尚不具備”的功能。這種需要有可能迫使設(shè)計(jì)師不得不增設(shè)一些器件，以便能夠把他們所需要的特殊功能添加進(jìn)去。有時(shí)從某種意義上講，該SOC架構(gòu)或許還會(huì)成為一種負(fù)擔(dān)（而并非一種可用的資源），因而導(dǎo)致設(shè)計(jì)師希望擁有更加優(yōu)越的替代選擇。
　　更加重要的是，大多數(shù)SOC都具有一定的專用性，因此是圍繞著高級(jí)功能而開發(fā)的，因而完全不適用于眾多的消費(fèi)類和工業(yè)產(chǎn)品設(shè)計(jì)。顯然，設(shè)計(jì)師需要的是一種能夠適合于更加廣泛的用途的、靈活性更高的解決方案。
　　應(yīng)對(duì)這樣的需求，賽普拉斯微系統(tǒng)公司（Cypress MicroSystems）推出了名為PSoC（Programmable System-On-Chip，可編程系統(tǒng)級(jí)芯片）可編程的混合信號(hào)SOC。
　　雖然賽普拉斯微系統(tǒng)公司的PSoC的核心是一個(gè)8位微處理器，但事實(shí)上，它很少被稱為“微控制器”，而是被稱作一個(gè)具有嵌入式微控制器內(nèi)核的混合信號(hào)陣列。
　　正像這種描述性更強(qiáng)的名稱所暗示的那樣，PSoC是一種對(duì)于標(biāo)準(zhǔn)的“全數(shù)字式”微控制器設(shè)計(jì)、純粹的模擬設(shè)計(jì)以及介乎此二者之間的所有設(shè)計(jì)而言具有同等的上佳適用性的器件。
　　如果想了解PSoC，那么首先必須搞清一個(gè)新的概念。這種新概念指的就是被稱為“用戶模塊”的通用且可配置的模擬、數(shù)字和混合信號(hào)積木式部件的概念。用戶模塊的主要任務(wù)就是向設(shè)計(jì)師提供幾組能夠由其進(jìn)行配置和互連的通用積木式部件，以便執(zhí)行多種功能。
　　對(duì)于大多數(shù)設(shè)計(jì)師來(lái)說，復(fù)合可編程邏輯器件（CPLD）的“宏單元”是他們所熟悉的對(duì)用戶模塊最為貼近的類比。每個(gè)單元（同樣，每個(gè)用戶模塊）都是根據(jù)核心功能來(lái)構(gòu)筑的，當(dāng)對(duì)其進(jìn)行配置時(shí)，就會(huì)產(chǎn)生定制功能或板載外圍元件的最終結(jié)果。
　　PSoC包括多種用戶模塊，與CPLD的宏單元非常相似，這些用戶模塊也可由設(shè)計(jì)師隨意配置。不過，需要牢記的是：與CPLD不同，PSoC還包括能夠完全以模擬方式（無(wú)需使用數(shù)字電路或CPU等等）來(lái)處理信號(hào)的用戶模塊。
　　事實(shí)上，當(dāng)采用PSoC時(shí)，實(shí)際上能夠創(chuàng)建一個(gè)“純模擬型”的設(shè)計(jì)方案，在這種方案中，CPU內(nèi)核除了按設(shè)計(jì)師的規(guī)定在上電期間執(zhí)行配置代碼以外根本不運(yùn)行！此外，PSoC Designer開發(fā)工具還能夠自動(dòng)生成該配置的全部代碼 …… 后文將對(duì)此做更加詳細(xì)的闡述。
　　你可能對(duì)此感驚訝。如果你駐足思考一下你所做過的許多設(shè)計(jì)，就有可能意識(shí)到有一些關(guān)鍵的“積木式部件”是你曾經(jīng)反復(fù)使用過的。賽普拉斯微系統(tǒng)公司的芯片設(shè)計(jì)人員也認(rèn)識(shí)到了這一點(diǎn)。正是這種領(lǐng)悟?qū)е铝松鲜鲇脩裟K的開發(fā)成功。
　　為了提供最大的靈活性并滿足大多數(shù)應(yīng)用的需要，人們意識(shí)到有些基本積木式部件將是必須的，即：
　?。?） 一個(gè)8位CPU內(nèi)核。
　?。?） 通用型數(shù)字用戶模塊。
　?。?） 具有通信能力的通用型數(shù)字用戶模塊。
　?。?） 模擬連續(xù)時(shí)間用戶模塊。
　?。?） 模擬開關(guān)電容器用戶模塊。
　?。?） 確定各種信號(hào)輸入和輸出器件的線路的能力。
　　上面的“核心”功能列表形成了構(gòu)筑PSoC器件系列的基本平臺(tái)。為了使該器件具有最大的靈活性和能力，許多附加部件也被融入其中。圖1示出了包含所有子系統(tǒng)的現(xiàn)行PSoC器件的方框圖。
　　由圖1可見，PSoC包括了大多數(shù)“純數(shù)字型”微控制器的全部標(biāo)準(zhǔn)外圍元件以及眾多的新型部件和創(chuàng)新部件。

圖1，PSoC的內(nèi)部結(jié)構(gòu)

　　數(shù)字模塊
　　顯而易見，列表的第一項(xiàng)——8位CPU內(nèi)核是必不可少的。目前的PSoC系列的核心基于賽普拉斯半導(dǎo)體公司從其名為M8的USB控制器系列派生而來(lái)的成熟內(nèi)核。這種哈佛（Harvard）架構(gòu)內(nèi)核能夠在24MHz的頻率下具有高達(dá)4MIPS的操作性能，并滿足了非?？量痰腢SB睡眠功耗規(guī)范要求。該器件具有一個(gè)具有全面可編程性的內(nèi)部CPU時(shí)鐘，甚至在正常操作期間也可對(duì)其加以改變。這意味著該P(yáng)SoC能夠?qū)崿F(xiàn)一個(gè)全混合信號(hào)設(shè)計(jì)，而無(wú)需任何的外部元件（當(dāng)然，電源除外）。
　　為了使該內(nèi)核在PSoC中具有更高的能力，還增加了一些新型部件。這些部件包括一個(gè)硬件乘法-累加寄存器（MAC）、能夠被分割并用作嵌入式EEPROM的FLASH代碼空間、板載低電壓檢測(cè)以及嵌入式睡眠定時(shí)器等等。
　　該P(yáng)SoC的CPU內(nèi)核允許對(duì)所有由用戶模塊配置組成的特殊功能寄存器進(jìn)行存取操作。在這種場(chǎng)合，該內(nèi)核還支持一種名為“動(dòng)態(tài)重構(gòu)”的概念。這一能力使得PSoC能夠在固件的控制之下對(duì)其所有的用戶模塊進(jìn)行全面重構(gòu)，并由此獲得一個(gè)全新的“個(gè)性”和功能。（參見附文《定義個(gè)性化的的動(dòng)態(tài)重構(gòu)功能》）
　　我們給出的積木式部件列表的第二項(xiàng)和第三項(xiàng)形成了數(shù)字用戶模塊組的基礎(chǔ)。這些用戶模塊是通用型數(shù)字功能部件，它們支持面向各種“數(shù)字”板載外圍器件（包括計(jì)數(shù)器、定時(shí)器、脈寬調(diào)制器、UART、SPI、IrDA和CRC功能元件）的配置。
　　模擬功能
　　提到我們列表中的第四項(xiàng)（模擬連續(xù)時(shí)間用戶模塊），目前我們已經(jīng)擁有了一個(gè)用于形成純模擬連續(xù)時(shí)間積木式部件（比如：可編程增益放大器、模擬比較器、差分放大器和濾波器等不一而足）的框架。這些部件能夠在無(wú)需CPU等的參與的情況下運(yùn)行（只需在上電時(shí)進(jìn)行初始化），并可在某些形式的“睡眠”或CPU暫停操作的條件下繼續(xù)運(yùn)行。
　　圖2示出了PSoC的模擬連續(xù)時(shí)間用戶模塊的內(nèi)部布線能力。

圖2，PSoC模擬連續(xù)時(shí)間用戶模塊

　　盡管我們列表中和第一項(xiàng)至第四項(xiàng)對(duì)大多數(shù)設(shè)計(jì)師而言都比較熟悉，但第五項(xiàng)“開關(guān)電容器用戶模塊”恐怕就要稍顯陌生了。在討論開關(guān)電容器用戶模塊之前，有必要了解有關(guān)PSoC的一個(gè)重要事項(xiàng)，這就是第六項(xiàng)所提到的：該P(yáng)SoC不僅包括上述的所有積木式部件，還包括用于對(duì)這些積木式部件進(jìn)行內(nèi)部互連、將外部信號(hào)輸入以及將內(nèi)部信號(hào)輸出所必需的全部路由選擇資源。模擬信號(hào)傳送路徑也包括在內(nèi)。